超导逻辑器件时序参数的测量电路及测量方法技术

本发明专利技术提供一种超导逻辑器件时序参数的测量电路，包括第一输入接口单元、输出接口单元、分路器单元、至少两个第一缓冲器单元、至少一个第二缓冲器单元、至少一个第三缓冲器单元及至少两个第四缓冲器单元；分路器单元的输入端通过级联的至少两个第一缓冲器单元连接至第一输入接口单元，第一输出端通过至少一个第二缓冲器单元连接至待测逻辑器件的数据端，第二输出端通过至少一个第三缓冲器单元连接至待测逻辑器件的时钟端；待测逻辑器件的输出端通过级联的至少两个第四缓冲器单元连接至输出接口单元；其中，第二缓冲器单元和第三缓冲器单元的数量相同。通过本发明专利技术提供的测量电路，解决了现有技术中无此种测量电路的问题。解决了现有技术中无此种测量电路的问题。解决了现有技术中无此种测量电路的问题。

Measuring circuit and method of timing parameters of superconducting logic devices

【技术实现步骤摘要】
超导逻辑器件时序参数的测量电路及测量方法


[0001]本专利技术涉及超导电路设计领域，特别是涉及一种超导逻辑器件时序参数的测量电路及测量方法。

技术介绍

[0002]随着社会经济以及军事技术的快速发展，需要处理的数据量急剧膨胀，对计算机的运算能力提出了越来越高的要求。基于约瑟夫森结的超导电路已经逐渐进入人们的视野，超导RSFQ(快速单磁通量子)技术利用超导电路在特定时序中是否含有单磁通量子脉冲来表示“1”和“0”，脉冲一般为皮秒(ps)量级的宽度，因此超导RSFQ器件可以工作在极高的频率上。
[0003]为了用RSFQ器件来实现超大规模数字电路，必须保证数字电路中每一级RSFQ器件在时钟的控制下都能按照设计要求正确进行工作；若RSFQ器件的时序关系不能满足要求，则整个数字电路就不能正常工作。为保证RSFQ器件稳定可靠地工作，需要确保芯片设计中时序验证采用的时序参数有效，而对RSFQ器件时序参数的测试是检验时序关系是否可靠、保证时序参数有效的唯一途径。
[0004]鉴于此，设计一种针对超导逻辑器件时序参数的测量电路及测量方法已经成本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种超导逻辑器件时序参数的测量电路，其特征在于，所述测量电路包括：第一输入接口单元、输出接口单元、分路器单元、至少两个第一缓冲器单元、至少一个第二缓冲器单元、至少一个第三缓冲器单元及至少两个第四缓冲器单元；所述分路器单元的输入端通过级联的至少两个所述第一缓冲器单元连接至所述第一输入接口单元，第一输出端通过至少一个所述第二缓冲器单元连接至待测逻辑器件的数据端，第二输出端通过至少一个所述第三缓冲器单元连接至所述待测逻辑器件的时钟端；所述待测逻辑器件的输出端通过级联的至少两个所述第四缓冲器单元连接至所述输出接口单元；其中，所述第二缓冲器单元和所述第三缓冲器单元的数量相同；在所述第二缓冲器单元的数量大于等于2个时，多个所述第二缓冲器单元级联于所述分路器单元的第一输出端和所述待测逻辑器件的数据端之间；在所述第三缓冲器单元的数量大于等于2个时，多个所述第三缓冲器单元级联于所述分路器单元的第二输出端和所述待测逻辑器件的时钟端之间。2.根据权利要求1所述的超导逻辑器件时序参数的测量电路，其特征在于，所述测量电路还包括：第一延时器单元和/或第二延时器单元；所述第一延时器单元连接于所述第二缓冲器单元和所述待测逻辑器件的数据端之间，用于进行至少一个约瑟夫森结的延时；所述第二延时器单元连接于所述第三缓冲器单元和所述待测逻辑器件的时钟端之间，用于进行至少一个约瑟夫森结的延时。3.根据权利要求2所述的超导逻辑器件时序参数的测量电路，其特征在于，所述第一延时器单元和所述第二延时器单元均包括至少一个延时缓冲器单元，在所述延时缓冲器单元的数量大于等于2个时，多个所述延时缓冲器单元级联。4.根据权利要求1
‑
3任一项所述的超导逻辑器件时序参数的测量电路，其特征在于，所述测量电路还包括：第二输入接口单元、第一汇流器单元及至少两个第五缓冲器单元；所述第一汇流器单元的第一输入端通过级联的至少两个...

【专利技术属性】
技术研发人员：高小平，任洁，杨树澄，王镇，
申请(专利权)人：中国科学院上海微系统与信息技术研究所，
类型：发明
国别省市：