∑-Δ模数转换器中的数模转换器线性化技术制造技术

本公开大体上涉及连续时间∑

【技术实现步骤摘要】
∑
‑
Δ
模数转换器中的数模转换器线性化技术


[0001]本公开涉及一种∑
‑
Δ模数转换器中的数模转换器线性化技术。

技术介绍

[0002]∑
‑
Δ调制是适用于模数转换器(ADC)将模拟信号编码成数字信号的技术。∑
‑
ΔADC可配置有多位量化器以支持用于例如蜂窝电信(例如，第四代(4G)系统、第五代(5G)系统)等各种应用的数据编码。这些应用可能需要宽带宽、高分辨率、高线性、高能效的ADC。
[0003]一些∑
‑
ΔADC设计在ADC的反馈回路中采用多位数模转换器(DAC)。然而，多位DAC的元件之间的失配可能会造成DAC性能的非线性，从而限制ADC的精度。此外，现有线性化技术常常会增加反馈回路的延迟，这可能会对整体ADC性能产生负面影响。

技术实现思路

[0004]描述了一种∑
‑
Δ调制器。所述∑
‑
Δ调制器可包括多位量化器，所述多位量化器配置有映射引擎以在所述多位量化器内执行排序、映射本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种∑
‑
Δ调制器，其特征在于，包括：多位量化器，其配置有映射引擎以在所述多位量化器内执行排序操作、映射操作或切换操作中的一个或多个，或其任何组合，其中所述映射引擎嵌入所述多位量化器内。2.根据权利要求1所述的∑
‑
Δ调制器，其特征在于，另外包括：第一求和节点，其被配置成从接收到的输入模拟信号减去反馈模拟信号并生成第一模拟输出信号；回路滤波器，其被配置成从所述第一求和节点接收所述第一模拟输出信号并对所述第一模拟输出信号进行滤波；第二求和节点，其被配置成从第一滤波后模拟输出信号减去所述反馈模拟信号并生成第二模拟输出信号，其中所述多位量化器另外被配置成从所述映射引擎接收所述第二模拟输出信号和参考信号以产生数字输出信号。3.根据权利要求2所述的∑
‑
Δ调制器，其特征在于，另外包括：额外回路延迟数模转换器，其被配置成：经由反馈回路接收所述数字输出信号；将所述数字输出信号转换成所述反馈模拟信号；并且将所述反馈模拟信号提供到所述第二求和节点。4.根据权利要求2所述的∑
‑
Δ调制器，其特征在于，另外包括：主数模转换器，其被配置成：经由反馈回路接收所述数字输出信号；将所述数字输出信号转换成所述反馈模拟信号；并且将所述反馈模拟信号提供到所述第一求和节点。5.根据权利要求2所述的∑
‑
Δ调制器，其特征在于，所述主数模转换器另外被配置成：经由所述主数模转换器与失配传感器之间的直接信令路径将所述反馈模拟信号作为输入提供到所述失配传感器。6.根据权利要求2所述的∑
‑
Δ调制器，其特征在于，所述∑
‑
Δ调制器的反馈回路...

【专利技术属性】
技术研发人员：张晨明，吕西安，
申请(专利权)人：恩智浦有限公司，
类型：发明
国别省市：