集成电路装置和振荡器制造方法及图纸

本发明专利技术提供集成电路装置和振荡器，能够通过接地连接盘的屏蔽效果等防止时钟频率的精度的降低并且实现有效利用了连接盘区域的高效的布局配置。集成电路装置包含：振荡电路，其使用振子生成振荡信号；输出缓冲电路，其输出基于振荡信号的时钟信号；直流电压生成电路，其生成直流电压，该直流电压用于生成振荡信号或时钟信号；电源连接盘，其被供给电源电压；接地连接盘，其被供给接地电压；以及时钟连接盘，其输出时钟信号。而且，在俯视时，接地连接盘与直流电压生成电路以重叠的方式配置。直流电压生成电路以重叠的方式配置。直流电压生成电路以重叠的方式配置。

【技术实现步骤摘要】
集成电路装置和振荡器


[0001]本专利技术涉及集成电路装置和振荡器等。

技术介绍

[0002]以往，公知有具有使石英振子等振子振荡的振荡电路的集成电路装置。在专利文献1中公开了具有温度补偿型的振荡电路的集成电路装置的布局配置。例如，在专利文献1中公开了一种集成电路装置，在具有温度补偿电路的振荡器的集成电路装置中，通过在沿着外周设置的电源线中的、时钟信号输出电路的区域与温度补偿电路的区域之间设置不连续部分，抑制了电源噪声的传播。
[0003]专利文献1：日本特开2018
‑
98428号公报
[0004]但是，即使如专利文献1那样通过分离电源线来抑制噪声的传播，也有可能对设置在输出时钟信号的输出缓冲电路的周围的电路所生成的直流电压叠加辐射噪声，从而导致振荡器的噪声性能劣化。

技术实现思路

[0005]本专利技术的一个方式涉及一种集成电路装置，其中，该集成电路装置包含：振荡电路，其使用振子生成振荡信号；输出缓冲电路，其输出基于所述振荡信号的时钟信号；直流电压生成电路，其生成直流电压，该直流电压用于生成所述振荡信号或所述时钟信号；电源连接盘，其被供给电源电压；接地连接盘，其被供给接地电压；以及时钟连接盘，其输出所述时钟信号，在俯视时，所述接地连接盘与所述直流电压生成电路以重叠的方式配置。
[0006]此外，本专利技术的一个方式涉及包含上述记载的集成电路装置和所述振子的振荡器。
附图说明
[0007]图1是本实施方式的集成电路装置的结构例。
[0008]图2是本实施方式的集成电路装置的详细结构例。
[0009]图3是PLL电路的详细结构例。
[0010]图4是示出接地连接盘与直流电压生成电路的配置关系的剖视图。
[0011]图5是示出接地连接盘的其他构造例的剖视图。
[0012]图6是基准电压生成电路的结构例。
[0013]图7是基准电压生成电路的其他结构例。
[0014]图8是调节器的结构例。
[0015]图9是调节器的其他结构例。
[0016]图10是温度传感器电路的结构例。
[0017]图11是温度补偿电路的结构例。
[0018]图12是本实施方式的集成电路装置的布局配置例。
Acoustic Wave：表面声波)谐振器、使用硅基板形成的作为硅制振子的MEMS(Micro Electro Mechanical Systems：微机电系统)振子等。
[0028]集成电路装置20例如是通过半导体工艺制造的IC(Integrated Circuit：集成电路)，是在半导体基板上形成有电路元件的半导体芯片。在图1中，集成电路装置20包含振荡电路30、输出缓冲电路50以及电源电路60。
[0029]振荡电路30是使振子10振荡的电路。例如振荡电路30与连接盘PX1、PX2电连接，通过使振子10振荡而生成振荡信号OSC。连接盘PX1是第1连接盘，连接盘PX2是第2连接盘。例如，振荡电路30能够通过设置于连接盘PX1与连接盘PX2之间的振荡用的驱动电路、电容器或电阻等有源元件而实现。驱动电路例如能够通过CMOS的逆变器电路或双极晶体管来实现。驱动电路是振荡电路30的核心电路，驱动电路对振子10进行电压驱动或电流驱动，由此使振子10振荡。作为振荡电路30，例如能够使用逆变器型、皮尔斯型、考毕兹型或哈特里型等各种类型的振荡电路。此外，在振荡电路30中设置有可变电容电路，通过该可变电容电路的电容的调整，能够调整振荡频率。可变电容电路例如能够通过变容二极管等可变电容元件来实现。例如，可变电容电路能够通过根据温度补偿电压来控制电容的可变电容元件来实现。或者，也可以通过电容器阵列和与电容器阵列连接的开关阵列来实现可变电容电路。例如也可以是，可变电容电路由电容器阵列和开关阵列构成，该电容器阵列具有电容值被二进制加权后的多个电容器，该开关阵列具有多个开关，各开关进行电容器阵列的各电容器与接地节点之间的连接的导通、断开。另外，本实施方式中的连接是电连接。电连接是以能够传递电信号的方式连接，是能够进行基于电信号的信息的传递的连接。电连接也可以是经由无源元件等的连接。
[0030]输出缓冲电路50输出基于振荡信号OSC的时钟信号CKQ。
[0031]例如，输出缓冲电路50对振荡信号OSC进行缓冲并作为时钟信号CKQ而输出到时钟连接盘PCK。而且，该时钟信号CKQ经由振荡器4的外部端子TCK而被输出至外部。例如，输出缓冲电路50以单端的CMOS的信号形式输出时钟信号CKQ。此外，输出缓冲电路50也可以以CMOS以外的信号形式输出时钟信号CKQ。例如，输出缓冲电路50也可以以LVDS(Low Voltage Differential Signaling：低压差分信号)、PECL(Positive Emitter Coupled Logic：正射极耦合逻辑)、HCSL(High Speed Current Steering Logic：高速电流控制逻辑)、或者差动的CMOS(Complementary MOS：互补金属氧化物半导体)等信号形式将差动的时钟信号输出到外部。
[0032]电源电路60被供给来自电源连接盘PVDD的电源电压VDD、来自接地连接盘PGND的接地电压，将集成电路装置20的内部电路用的各种电源电压供给到内部电路。例如，如后所述，电源电路60将基于电源电压VDD的调节电源电压供给至振荡电路30等。而且，电源电路60包含图4、图5的作为直流电压生成电路61的基准电压生成电路62、调节器64。基准电压生成电路62生成并输出基准电压。基准电压生成电路62例如生成即使电源电压VDD、温度变化也成为恒定的电压的基准电压。例如，基准电压生成电路62生成基准电压，该基准电压用于生成偏置电流、偏置电压或调节电源电压中的至少1个。例如，集成电路装置20具有模拟电路，基准电压生成电路62生成基准电压，该基准电压用于生成该模拟电路的偏置电流、偏置电压。调节器64被供给电源电压VDD，生成各种调节电源电压。例如，调节器64根据由基准电压生成电路62生成的基准电压，生成对电源电压VDD进行降压后的恒定电压的调节电源电
压，并将所生成的调节电源电压供给至集成电路装置20的各电路块。基准电压生成电路62例如能够通过带隙参考电路、使用了栅极的功函数差的电路、或者利用了因改变沟道杂质浓度而引起的阈值电压的差的电路等来实现。
[0033]此外，集成电路装置20包含电源连接盘PVDD、接地连接盘PGND、时钟连接盘PCK、振子连接用的连接盘PX1、PX2。这些连接盘例如是作为半导体芯片的集成电路装置20的端子。例如在连接盘区域中，金属层从作为绝缘层的钝化膜露出，由该露出的金属层构成集成电路装置20的连接盘。电源连接盘PVDD是被输入电源电压VDD的连接盘。例如，来自外部的电源供给器件的电源电压VDD被供给到电源连接盘PVDD。接地连接盘PGND是被供给作为接地电压的GND的端子。GND也可以称为VSS本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种集成电路装置，其特征在于，该集成电路装置包含：振荡电路，其使用振子生成振荡信号；输出缓冲电路，其输出基于所述振荡信号的时钟信号；直流电压生成电路，其生成直流电压，该直流电压用于生成所述振荡信号或所述时钟信号；电源连接盘，其被供给电源电压；接地连接盘，其被供给接地电压；以及时钟连接盘，其输出所述时钟信号，在俯视时，所述接地连接盘与所述直流电压生成电路以重叠的方式配置。2.根据权利要求1所述的集成电路装置，其特征在于，在所述俯视时，所述时钟连接盘与所述输出缓冲电路以重叠的方式配置。3.根据权利要求1或2所述的集成电路装置，其特征在于，所述直流电压生成电路是生成基准电压的基准电压生成电路，该基准电压用于生成偏置电流、偏置电压或调节电源电压中的至少1个。4.根据权利要求1或2所述的集成电路装置，其特征在于，所述直流电压生成电路是根据所述电源电压生成调节电源电压的调节器。5.根据权利要求1或2所述的集成电路装置，其特征在于，该集成电路装置包含PLL电路，该PLL电路进行用于生成与所述振荡信号相位同步的所述时钟信号的PLL动作，所述PLL电路包含相位比较器、电荷泵电路以及环路滤波器，所述直流电压生成电路是向所述电荷泵电路、所述环路滤波器或所述电荷泵电路供给调节电源电压的调节器。6.根据权利要求1所述的集成电路装置，其特征在于，所述集成电路装置的外形包含第1边和与所述第1边对置的第2边，在所述第1边侧配置有所述输出缓冲电路和所述时钟连接盘，在所述第2边侧配置有所述直流电压生成电路和所述接地连接盘。7.根据权利要求6所述的集成电路装置，其特征在于，该集成电路装置包含PLL电路，该PLL电路进行用于生成与所述振荡信号相位同步的所述时钟信号的PLL动作，所述直流电压生成电路是生成在所述PLL电路的动作中使用的基准电压的基准电压生成电...

【专利技术属性】
技术研发人员：伊藤久浩，笠原昌一郎，
申请(专利权)人：精工爱普生株式会社，
类型：发明
国别省市：