集成电路装置和振荡器制造方法及图纸

本发明专利技术提供集成电路装置和振荡器，能够通过接地连接盘的屏蔽效果等防止时钟频率的精度的降低并且实现有效利用了连接盘区域的高效的布局配置。集成电路装置包含：振荡电路，其使用振子生成振荡信号；输出缓冲电路，其输出基于振荡信号的时钟信号；直流电压生成电路，其生成直流电压，该直流电压用于生成振荡信号或时钟信号；电源连接盘，其被供给电源电压；接地连接盘，其被供给接地电压；以及时钟连接盘，其输出时钟信号。而且，在俯视时，接地连接盘与直流电压生成电路以重叠的方式配置。直流电压生成电路以重叠的方式配置。直流电压生成电路以重叠的方式配置。

【技术实现步骤摘要】
集成电路装置和振荡器


[0001]本专利技术涉及集成电路装置和振荡器等。

技术介绍

[0002]以往，公知有具有使石英振子等振子振荡的振荡电路的集成电路装置。在专利文献1中公开了具有温度补偿型的振荡电路的集成电路装置的布局配置。例如，在专利文献1中公开了一种集成电路装置，在具有温度补偿电路的振荡器的集成电路装置中，通过在沿着外周设置的电源线中的、时钟信号输出电路的区域与温度补偿电路的区域之间设置不连续部分，抑制了电源噪声的传播。
[0003]专利文献1：日本特开2018
‑
98428号公报
[0004]但是，即使如专利文献1那样通过分离电源线来抑制噪声的传播，也有可能对设置在输出时钟信号的输出缓冲电路的周围的电路所生成的直流电压叠加辐射噪声，从而导致振荡器的噪声性能劣化。

技术实现思路

[0005]本专利技术的一个方式涉及一种集成电路装置，其中，该集成电路装置包含：振荡电路，其使用振子生成振荡信号；输出缓冲电路，其输出基于所述振荡信号的时钟信号；直流电压生成电路，其生成直流电压，该直流电压用于生本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种集成电路装置，其特征在于，该集成电路装置包含：振荡电路，其使用振子生成振荡信号；输出缓冲电路，其输出基于所述振荡信号的时钟信号；直流电压生成电路，其生成直流电压，该直流电压用于生成所述振荡信号或所述时钟信号；电源连接盘，其被供给电源电压；接地连接盘，其被供给接地电压；以及时钟连接盘，其输出所述时钟信号，在俯视时，所述接地连接盘与所述直流电压生成电路以重叠的方式配置。2.根据权利要求1所述的集成电路装置，其特征在于，在所述俯视时，所述时钟连接盘与所述输出缓冲电路以重叠的方式配置。3.根据权利要求1或2所述的集成电路装置，其特征在于，所述直流电压生成电路是生成基准电压的基准电压生成电路，该基准电压用于生成偏置电流、偏置电压或调节电源电压中的至少1个。4.根据权利要求1或2所述的集成电路装置，其特征在于，所述直流电压生成电路是根据所述电源电压生成调节电源电压的调节器。5.根据权利要求1或2所述的集成电路装置，其特征在于，该集成电路装置包含PLL电路，该PLL电路进行用于生成与所述振荡信号相位同步的所述时钟信号的PLL动作，所述PLL电路包含相位比较器、电荷泵电路以及环路滤波器，所述直流电压生成电路是向所述电荷泵电路、所述环路滤波器或所述电荷泵电路供给调节电源电压的调节器。6.根据权利要求1所述的集成电路装置，其特征在于，所述集成电路装置的外形包含第1边和与所述第1边对置的第2边，在所述第1边侧配置有所述输出缓冲电路和所述时钟连接盘，在所述第2边侧配置有所述直流电压生成电路和所述接地连接盘。7.根据权利要求6所述的集成电路装置，其特征在于，该集成电路装置包含PLL电路，该PLL电路进行用于生成与所述振荡信号相位同步的所述时钟信号的PLL动作，所述直流电压生成电路是生成在所述PLL电路的动作中使用的基准电压的基准电压生成电...

【专利技术属性】
技术研发人员：伊藤久浩，笠原昌一郎，
申请(专利权)人：精工爱普生株式会社，
类型：发明
国别省市：