一种可防止高压继电器误动作的硬件防抖自锁电路制造技术

本实用新型专利技术涉及新能源汽车电控技术领域，针对目前用于高压继电器线圈驱动电路的逻辑控制电路所存在的缺陷，公开了一种可防止高压继电器误动作的硬件防抖自锁电路，该电路将控制器CPU中的复位(RESET)管脚和引导加载程序(BOOTLOADER)管脚纳入到控制时序逻辑之中，总线驱动芯片的使能管脚不直接由CPU的I/O管脚控制，而是由CPU中的复位管脚、引导加载程序管脚以及控制使能管脚三者共同输出控制，通过建立真值表，列出有效控制信号的逻辑表达式，设计逻辑门电路，彻底消除了CPU在初始上电、复位和引导加载程序期间因其I/O管脚电平的不确定随机状态而可能导致继电器误动作的安全隐患，使高压继电器在任何情况下都能严格按照预定设想和指令完成规定的动作。设想和指令完成规定的动作。设想和指令完成规定的动作。

A hardware anti shake self-locking circuit which can prevent the malfunction of high voltage relay

【技术实现步骤摘要】
一种可防止高压继电器误动作的硬件防抖自锁电路


[0001]本技术涉及新能源汽车电控
和电力系统自动化领域，特别涉及一种可防止高压继电器误动作的硬件防抖自锁电路。

技术介绍

[0002]现阶段，高压继电器已广泛应用于电动汽车、混合动力汽车、燃料电池汽车、光伏发电、风力发电、云端服务器电源、电池充放电系统、直流电压电源控制及重工机械设备等高压直流领域。高压继电器的工作原理是由小电压小电流去控制大电压大电流，内部分为线圈控制端和负载端，当控制器对线圈控制端施加一个驱动电压时，负载端就能发生闭合或者断开的动作，高压继电器负载端一般需要承受高电压和大电流，在电气系统中起到分断电路和贯通电路的作用，属于重要安全器件。
[0003]高压继电器能否按照预定设想完成指定动作主要取决于控制器的控制逻辑以及继电器线圈的驱动电路。目前，在新能源电动汽车领域，高压继电器一般是由专用IC来驱动，这种IC分为高边开关和低边开关两种类型，高边开关位于电源和负载之间，属于控“正”，低边开关位于负载和地之间，属于控“负”，当对驱动IC的控制管脚施加“高”、“低”电平时，就能驱动高压继电器吸合和断开，如图1所示；在电力系统自动化领域，高压继电器一般是由光电耦合器和功率继电器来驱动，这种驱动电路带载能力强，可实现电气隔离，通过在外部将输出端A、输出端B、输出端C和输出端D进行不同连接组合亦可实现高边开关和低边开关的驱动电路形式，如图2所示。
[0004]然而，无论是高边开关和低边开关驱动IC，还是光电耦合器和功率继电器的线圈驱动电路，都需要控制器发出控制指令和“高”、“低”逻辑电平，图3 采用意法半导体(ST)的CPU芯片STM32F107VCT6和德州仪器(TI)的总线驱动芯片SN74HC245NSR示意了一种目前常用的逻辑控制电路，总线驱动芯片SN74HC245NSR的作用是为了提高CPU的I/O管脚及线路的驱动能力，控制电平信号传输的方向由“DIR”管脚决定，当“DIR”管脚连接高电平时，控制电平信号传输的方向是由“A0～A7”到“B0～B7”，芯片上的使能管脚“OE”可以控制电平信号传输路径，低电平有效时电平信号才能通过，高电平时芯片输出呈“高阻态”。
[0005]CPU芯片STM32F107VCT6的控制管脚“GP
‑
YK0”～“GP
‑
YK7”分别连接到总线驱动芯片SN74HC245NSR的输入端“A0～A7”，总线驱动芯片 SN74HC245NSR的输出电平信号“TO
‑
YK0”～“TO
‑
YK7”直接控制图1和图2所示线圈驱动电路的输入级，同时总线驱动芯片SN74HC245NSR的使能管脚“OE”直接受控于CPU芯片STM32F107VCT6的控制管脚“GP
‑
EN”，当需要控制某路高压继电器时，一般先将“GP
‑
EN”管脚电平置低，使能总线驱动芯片，再输出该继电器线圈驱动电路对应的I/O管脚电平信号，CPU输出8路逻辑电平信号“GP
‑
YK0”～“GP
‑
YK7”可以控制8路高压继电器。
[0006]但这种逻辑控制电路在实际应用中却存在着一个重大的安全隐患：在初始上电(POWER ON RESET)、复位(RESET)和引导加载程序 (BOOTLOADER)期间，因为CPU的I/O管脚电平是不确定状态，可随机呈现出“高”、“低”、“高阻”及其多种组合电平时序，这样的随机
电平时序信号就会导致高压继电器失控而误动作，高压继电器在这几种状态下会随机发出“啪嗒啪嗒”的衔铁不断吸合、断开的声音，严重情况下可导致电力电气安全事故。

技术实现思路

[0007]本技术的主要目的是提出一种可防止高压继电器误动作的硬件防抖自锁电路，旨在避免CPU在初始上电、复位和引导加载程序期间发出错误指令时触发高压继电器误动作，使高压继电器在任何情况下都能严格按照预定设想和指令完成规定的动作。
[0008]为实现上述目的，本技术提出的可防止高压继电器误动作的硬件防抖自锁电路，包括控制器CPU芯片U2、总线驱动芯片U3、与非门逻辑芯片 U4A、与非门逻辑芯片U4B、与非门逻辑芯片U4C以及与非门逻辑芯片U4D，所述控制器CPU芯片U2设有复位管脚RESET、引导加载程序管脚BOOT0、控制管脚GP
‑
EN以及控制管脚GP
‑
YK0～GP
‑
YK7，所述总线驱动芯片U3设有使能管脚YK
‑
EN、输入管脚A0～A7以及输出管脚TO
‑
YK0～TO
‑
YK7，所述控制器CPU芯片U2的控制管脚GP
‑
YK0～GP
‑
YK7分别与所述总线驱动芯片U3的输入管脚A0～A7电连接，所述总线驱动芯片U3的输出管脚 TO
‑
YK0～TO
‑
YK7分别与高压继电器线圈驱动电路的输入级电连接，所述控制器CPU芯片U2的复位管脚RESET和控制管脚GP
‑
EN分别与所述与非门逻辑芯片U4A的两个输入端电连接，所述与非门逻辑芯片U4B的两个输入端均与所述与非门逻辑芯片U4A的输出端电连接，所述与非门逻辑芯片U4D的两个输入端分别与所述与非门逻辑芯片U4B和与非门逻辑芯片U4C的输出端电连接，所述控制器CPU芯片U2的引导加载程序管脚BOOT0均与所述与非门逻辑芯片U4C的两个输入端电连接，所述与非门逻辑芯片U4D的输出端与所述总线驱动芯片U3的使能管脚YK
‑
EN电连接，所述控制管脚GP
‑
EN为高电平时允许所述控制器CPU芯片U2输出控制电平信号，所述引导加载程序管脚BOOT0为高电平时所述控制器CPU芯片U2进入引导加载程序状态，所述复位管脚RESET为低电平时所述控制器CPU芯片U2进入复位状态，所述使能管脚YK
‑
EN为低电平时允许所述控制器CPU芯片U2的控制电平信号经过所述总线驱动芯片U3传输至继电器线圈驱动电路的输入级。
[0009]进一步地，仅当所述控制管脚GP
‑
EN、复位管脚RESET以及引导加载程序管脚BOOT0分别为高电平状态、高电平状态以及低电平状态时，所述使能管脚YK
‑
EN为低电平状态，所述控制管脚GP
‑
EN、复位管脚RESET、引导加载程序管脚BOOT0以及使能管脚YK
‑
EN的有效控制信号的逻辑表达式：
[0010]进一步地，所述与非门逻辑芯片U4A、与非门逻辑芯片U4B、与非门逻辑芯片U4C以及与非门逻辑芯片U4D均采用德州仪器的SN74HC00DR与非门逻辑芯片。
[0011]进一步地，所述控制器CPU芯片U2采用STM32F107VCT6芯片。
[0012]进一步地，所述总线驱动芯片U3采用SN74HC245N本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种可防止高压继电器误动作的硬件防抖自锁电路，其特征在于，包括控制器CPU芯片U2、总线驱动芯片U3、与非门逻辑芯片U4A、与非门逻辑芯片U4B、与非门逻辑芯片U4C以及与非门逻辑芯片U4D，所述控制器CPU芯片U2设有复位管脚RESET、引导加载程序管脚BOOT0、控制管脚GP
‑
EN以及控制管脚GP
‑
YK0～GP
‑
YK7，所述总线驱动芯片U3设有使能管脚YK
‑
EN、输入管脚A0～A7以及输出管脚TO
‑
YK0～TO
‑
YK7，所述控制器CPU芯片U2的控制管脚GP
‑
YK0～GP
‑
YK7分别与所述总线驱动芯片U3的输入管脚A0～A7电连接，所述总线驱动芯片U3的输出管脚TO
‑
YK0～TO
‑
YK7分别与高压继电器线圈驱动电路的输入级电连接，所述控制器CPU芯片U2的复位管脚RESET和控制管脚GP
‑
EN分别与所述与非门逻辑芯片U4A的两个输入端电连接，所述与非门逻辑芯片U4B的两个输入端均与所述与非门逻辑芯片U4A的输出端电连接，所述与非门逻辑芯片U4D的两个输入端分别与所述与非门逻辑芯片U4B和与非门逻辑芯片U4C的输出端电连接，所述控制器CPU芯片U2的引导加载程序管脚BOOT0均与所述与非门逻辑芯片U4C的两个输入端电连接，所述与非门逻辑芯片U4D的输出端与所述总线驱动芯片U3的使能管脚YK

【专利技术属性】
技术研发人员：彭建华，潘继雄，周幼华，
申请(专利权)人：深圳市誉娇诚科技有限公司，
类型：新型
国别省市：