薄膜晶体管阵列基板及其制备方法、显示面板技术

本申请实施例提供本申请提供了一种薄膜晶体管阵列基板及其制备方法、显示面板，薄膜晶体管阵列基板中的薄膜晶体管包括半导体层、栅电极、源电极及漏电极、至少一个薄膜晶体管绝缘层；栅电极覆盖半导体层的沟道区，源电极及漏电极分别与半导体层的源区及漏区电连接；薄膜晶体管绝缘层位于半导体层所在膜层、栅电极所在膜层、源电极/漏电极所在膜层中的相邻两者之间；薄膜晶体管绝缘层中除接触孔之外的其他区域完全覆盖半导体层。在本申请实施例中，薄膜晶体管绝缘层除接触孔外为整面结构，也就是不会对该些绝缘层做图形化处理，因此可以极好的保护半导体层的完整性，确保薄膜晶体管的性能稳定。管的性能稳定。管的性能稳定。

【技术实现步骤摘要】
薄膜晶体管阵列基板及其制备方法、显示面板


[0001]本申请涉及显示
，尤其涉及一种薄膜晶体管阵列基板及其制备方法、显示面板。

技术介绍

[0002]有源矩阵型显示可以获得更精细的图像，因此广泛应用于电脑、电视、手机等显示
有源矩阵型显示通常采用薄膜晶体管作为有源器件，因此薄膜晶体管阵列基板在显示
的制作与使用极为广泛。
[0003]薄膜晶体管中半导体层的参数是影响薄膜晶体管性能的主要因素。然而在现有技术中，由于薄膜晶体管阵列基板制备工艺的限制，半导体层的完整性通常难以保证。

技术实现思路

[0004]本申请提供了一种薄膜晶体管阵列基板及其制备方法、显示面板。
[0005]第一方面，本申请提供一种薄膜晶体管阵列基板，包括多个薄膜晶体管；沿薄膜晶体管阵列基板的厚度方向，薄膜晶体管包括半导体层、栅电极、源电极及漏电极、至少一个薄膜晶体管绝缘层；半导体层包括源区、漏区以及位于源区与漏区之间的沟道区，栅电极覆盖沟道区，源电极与源区电连接，漏电极与漏区电连接；薄膜晶体管绝缘层位于半导体层所在膜层、栅电极所在膜层、源电极/漏电极所在膜层中的相邻两者之间；其中，沿薄膜晶体管阵列基板的厚度方向，薄膜晶体管绝缘层中除接触孔之外的其他区域完全覆盖半导体层。
[0006]在第一方面的一种实现方式中，沿薄膜晶体管阵列基板的厚度方向，栅电极与源电极、漏电极位于所述半导体层的同一侧；至少一个薄膜晶体管绝缘层包括，位于半导体层所在膜层与栅电极所在膜层之间的栅绝缘层以及位于栅电极所在膜层与源电极/漏电极所在膜层之间的间绝缘层。
[0007]在第一方面的一种实现方式中，沿薄膜晶体管阵列基板的厚度方向，栅电极与源电极/漏电极位于半导体层的不同侧；至少一个薄膜晶体管绝缘层包括位于半导体层所在膜层与源电极/漏电极所在膜层中之间的间绝缘层。
[0008]在第一方面的一种实现方式中，相邻的薄膜晶体管之间的区域沿薄膜晶体管的厚度方向包括至少一个晶体管间绝缘层，晶体管间绝缘层与薄膜晶体管绝缘层一一对应连接；其中，沿薄膜晶体管阵列基板的厚度方向，晶体管间绝缘层覆盖相邻的薄膜晶体管之间的区域。
[0009]在第一方面的一种实现方式中，源区、漏区中包含氟元素。
[0010]第二方面，本申请提供一种显示面板，包括如第一方面提供的薄膜晶体管阵列基板。
[0011]第三方面，本申请提供一种薄膜晶体管阵列基板的制备方法，用于制备如第一方面提供的薄膜晶体管阵列基板，该制备方法包括制备半导体层，该制备半导体层包括：制备半导体薄膜；在半导体薄膜上形成光刻胶并对半导体薄膜上的光刻胶进行图形化，图形化
的光刻胶暴露半导体薄膜中需要形成源区的至少部分区域以及需要形成漏区的至少部分区域，且图形化的光刻胶覆盖半导体薄膜中需要形成沟道区的区域；对半导体薄膜中需要形成源区和漏区的区域进行重掺杂。
[0012]在第三方面的一种实现方式中，图形化的光刻胶覆盖半导体薄膜中需要形成沟道区的区域包括，半导体薄膜上方的光刻胶覆盖半导体薄膜的面积大于沟道区所在区域的面积。
[0013]在第三方面的一种实现方式中，对半导体薄膜中需要形成源区和漏区的区域进行重掺杂包括，采用等离子体工艺对半导体薄膜中需要形成源区和漏区的区域进行重掺杂，等离子体工艺以含氟气体作为反应气体。
[0014]在第三方面的一种实现方式中，含氟气体为三氟化氮、四氟化碳、六氟化硫中的至少一者。
[0015]在第三方面的一种实现方式中，制备半导体层还包括对半导体薄膜进行图形化；其中，完成对半导体薄膜进行图形化后，开始在半导体薄膜上形成光刻胶并对半导体薄膜上的光刻胶进行图形化。
[0016]在第三方面的一种实现方式中，制备所述半导体层还包括对半导体薄膜进行图形化；其中，完成对半导体薄膜中需要形成源区和漏区的区域进行重掺杂后，开始对半导体薄膜进行图形化。
[0017]在第三方面的一种实现方式中，制备方法还包括在制备半导体层之后顺序进行的，制备栅绝缘层、制备栅电极、制备间绝缘层、制备源电极和漏电极；源电极及漏电极均通过栅绝缘层及间绝缘层中的接触孔与半导体层电连接；其中，栅绝缘层和间绝缘层中的接触孔同时形成。
[0018]在本申请实施例中，半导体层所在膜层与源电极及漏电极所在膜层之间的绝缘层除接触孔外为整面结构，也就是不会对该些绝缘层做图形化处理，因此可以极好的保护半导体层的完整性，确保薄膜晶体管的性能稳定。
附图说明
[0019]图1为本申请实施例提供的一种薄膜晶体管阵列基板的平面示意图；
[0020]图2为本申请实施例提供的另一种薄膜晶体管阵列基板的平面示意图；
[0021]图3为本申请实施例提供的一种薄膜晶体管阵列基板中薄膜晶体管的剖面图；
[0022]图4为本申请实施例提供的另一种薄膜晶体管阵列基板中薄膜晶体管的剖面图；
[0023]图5为现有技术薄膜晶体管阵列基板中薄膜晶体管的一种剖面图；
[0024]图6为现有技术薄膜晶体管阵列基板中薄膜晶体管的另一种剖面图；
[0025]图7为本申请实施例提供的一种薄膜晶体管阵列基板的剖面图；
[0026]图8为本申请实施例提供的另一种薄膜晶体管阵列基板的剖面图；
[0027]图9为本申请实施例提供的又一种薄膜晶体管阵列基板的剖面图；
[0028]图10为本申请实施例提供的再一种薄膜晶体管阵列基板的剖面图；
[0029]图11为本申请实施例提供的一种薄膜晶体管阵列基板中半导体层的制备方法；
[0030]图12为本申请实施例提供的另一种薄膜晶体管阵列基板中半导体层的制备方法；
[0031]图13为本申请实施例提供的一种薄膜晶体管阵列基板的制备方法；
[0032]图14为本申请实施例提供的另一种薄膜晶体管阵列基板的制备方法；
[0033]图15为本申请实施例提供的一种显示面板的示意图；
[0034]图16为本申请实施例提供的另一种显示面板的示意图；
[0035]图17为本申请实施例提供的又一种显示面板的示意图；
[0036]图18为本申请实施例提供的再一种显示面板的示意图；
[0037]图19为本申请实施例对应的一种显示装置的示意图。
具体实施方式
[0038]本申请的实施方式部分使用的术语仅用于对本申请的具体实施例进行解释，而非旨在限定本申请。
[0039]本申请实施例提供一种薄膜晶体管阵列基板及其制备方法、显示面板。
[0040]图1为本申请实施例提供的一种薄膜晶体管阵列基板的平面示意图，图2为本申请实施例提供的另一种薄膜晶体管阵列基板的平面示意图。
[0041]如图1及图2所示，本申请实施例提供的薄膜晶体管阵列基板包括衬底基板01和设置在衬底基板01上的多个薄膜晶体管02。本申请实施例提供的薄膜晶体管阵列基板可以为显示面板提供有源器件。
[0042]在一种应用场景中，本申请本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种薄膜晶体管阵列基板，其特征在于，包括多个薄膜晶体管；沿所述薄膜晶体管阵列基板的厚度方向，所述薄膜晶体管包括：半导体层，其包括沟道区、源区及漏区，所述沟道区位于所述源区与所述漏区之间；栅电极，所述栅电极覆盖所述沟道区；源电极及漏电极，所述源电极与所述源区电连接，所述漏电极与所述漏区电连接；至少一个薄膜晶体管绝缘层，所述薄膜晶体管绝缘层位于所述半导体层所在膜层、所述栅电极所在膜层、所述源电极/所述漏电极所在膜层中的相邻两者之间；其中，沿所述薄膜晶体管阵列基板的厚度方向，所述薄膜晶体管绝缘层中除接触孔之外的其他区域完全覆盖所述半导体层。2.根据权利要求1所述的薄膜晶体管阵列基板，其特征在于，沿所述薄膜晶体管阵列基板的厚度方向，所述栅电极与所述源电极、所述漏电极位于所述半导体层的同一侧；所述至少一个薄膜晶体管绝缘层包括：栅绝缘层，其位于所述半导体层所在膜层与所述栅电极所在膜层之间；间绝缘层，其位于所述栅电极所在膜层与所述源电极/所述漏电极所在膜层之间。3.根据权利要求1所述的薄膜晶体管阵列基板，其特征在于，沿所述薄膜晶体管阵列基板的厚度方向，所述栅电极与所述源电极/所述漏电极位于所述半导体层的不同侧；所述至少一个薄膜晶体管绝缘层包括间绝缘层，所述间绝缘层位于所述半导体层所在膜层与所述源电极/所述漏电极所在膜层中之间。4.根据权利要求1所述的薄膜晶体管阵列基板，其特征在于，相邻的所述薄膜晶体管之间的区域沿所述薄膜晶体管的厚度方向包括至少一个晶体管间绝缘层，所述晶体管间绝缘层与所述薄膜晶体管绝缘层一一对应连接；其中，沿所述薄膜晶体管阵列基板的厚度方向，所述晶体管间绝缘层覆盖相邻的所述薄膜晶体管之间的区域。5.根据权利要求1所述的薄膜晶体管阵列基板，其特征在于，所述源区、所述漏区中包含氟元素。6.一种显示面板，其特征在于，包括如权利要求1
‑
5任意一项所述的薄膜晶体管阵列基板。7.一种薄膜晶体管阵列基板的制备方法，其特征在于，用于制备权利要求1
‑
5任意一项所述的...

【专利技术属性】
技术研发人员：朱阳杰，安亚斌，贺海明，
申请(专利权)人：华为技术有限公司，
类型：发明
国别省市：