一种便携式矢量数字基带调制射频信号源制造技术

本实用新型专利技术涉及射频信号技术领域，具体涉及一种便携式矢量数字基带调制射频信号源，包括控制主板，控制主板上设置有信号源电路，信号源电路连接有供电电路、外设接口电路和内存驱动电路，供电电路还分别与外设接口电路和内存驱动电路电连接；信号源电路包括FPGA控制芯片和射频综合芯片，FPGA控制芯片与射频综合芯片之间电连接，外设接口电路和内存驱动电路均与FPGA控制芯片电连接，射频综合芯片连接有信号输出电路。本实用新型专利技术通过射频综合芯片实现了频率上限、信号捷变性能和信号调制带宽三者之间的平衡，配合FPGA控制芯片具有进行高速数字处理的同时具备外设控制能力，在提高控制系统的集成度的同时降低了成本。统的集成度的同时降低了成本。统的集成度的同时降低了成本。

【技术实现步骤摘要】
一种便携式矢量数字基带调制射频信号源


[0001]本技术涉及射频信号
，具体涉及一种便携式矢量数字基带调制射频信号源。

技术介绍

[0002]传统的射频信号源多使用PLL、YIG等技术进行载波信号的生成，进行一定的稳幅、功分、倍频的操作之后，再使用混频器与DDS产生的调制信号进行混频，再经过滤波器或是功合器将杂散滤除，经过功放电路、衰减器、定向耦合器进行一系列的调制和检波监测，最终输出信号。
[0003]数字技术在传统射频仪器中的使用极大地改变了这一情况。数字中频接收机电路简单，工作可靠；DDS具有快速调频调相及波形捷变性能。现代射频仪表也越来越多地使用数字手段进行模拟信号的产生和分析。但是，在射频领域，DDS尚无法实现直接输出射频信号，DDS多用于100M以下的低频信号发生器，或用于射频信号源的调制信号发生器，需要进行混频、滤波后输出。
[0004]目前射频仪表的价格仍然居高不下，大量复杂的模拟前端电路依然占据射频仪表的主流，缺少一种结构简单，成本低廉，面向中小实验室的低成本矢量射频信号源方案。

技术实现思路

[0005]本技术的目的是为了解决现有技术的缺点，而提出了一种便携式矢量数字基带调制射频信号源。
[0006]本技术提供了如下的技术方案：
[0007]一种便携式矢量数字基带调制射频信号源，包括控制主板，所述控制主板上设置有信号源电路，所述信号源电路连接有供电电路、外设接口电路和内存驱动电路，所述供电电路还分别与所述外设接口电路和所述内存驱动电路电连接；/>[0008]所述信号源电路包括FPGA控制芯片和射频综合芯片，所述FPGA控制芯片与所述射频综合芯片之间电连接，所述外设接口电路和所述内存驱动电路均与所述FPGA控制芯片电连接，所述射频综合芯片连接有信号输出电路；
[0009]所述外设接口电路包括USB2.0接口、HDMI接口、MIPI接口、SDIO接口、IIC接口、SPI接口和RGMII接口，所述USB2.0接口和所述FPGA控制芯片之间桥接有PHY层级芯片，所述HDMI接口与所述FPGA控制芯片之间桥接有接口静电防护芯片，所述IIC接口通过静电防护芯片的通信电平转换与电平逻辑器件进行通信，所述SDIO接口和所述FPGA控制芯片之间桥接有SDIO专用电平转换芯片；
[0010]所述内存驱动电路包括内存芯片，用于为控制主板系统提供高速内存支持。
[0011]优选的，所述FPGA控制芯片型号为XC7Z010
‑
1CLG400C，所述射频综合芯片型号为AD9361，所述FPGA控制芯片与射频综合芯片之间连接有LVDS电平的差分数据线、LVDS电平的差分同步时钟线、SPI控制线和状态读写总线，所述差分数据线设置有12对，所述差分同
步时钟线设置有3对，所述SPI控制线设置有1组，所述状态读写总线设置有1组且1组为12根。
[0012]优选的，所述控制主板上的主要元件还包括内存芯片、闪存芯片、复位电路芯片和高频集成巴伦；
[0013]所述内存芯片，用于为控制主板系统提供高速内存支持；
[0014]所述闪存芯片，用于为控制系统的日志、异常报告、底层固件提供存储；
[0015]所述复位电路芯片，用于在电源全部到位后提供FPGA芯片的复位信号。
[0016]优选的，射频综合芯片使用所述高频集成巴伦向外耦合输出信号，所述高频集成巴伦设置有2颗。
[0017]优选的，所述控制主板上还配置有配合FPGA控制芯片的配置元件，所述配置元件包括开关、配置电阻、退耦电容和系统主晶振，所述外设接口电路配置有电阻、电容和晶振。
[0018]优选的，所述供电电路外接单5V电源，所述供电电路设置有DC
‑
DC直流降压芯片且设置有源4个，所述DC
‑
DC直流降压芯片将电源信号调节并通过使能端口输出，所述使能端口向外输出四路电压，所述四路电压分别为1V的FPGA内核供电电压、1.25V的内存供电电压、1.8V的接口供电电压和3.3V的外设供电电压。
[0019]优选的，所述供电电路还设置有DC
‑
DC降压芯片和LDO稳压输出芯片，所述DC
‑
DC降压芯片和LDO稳压输出芯片为射频综合芯片供电，所述DC
‑
DC降压芯片设置有1颗，所述LDO稳压输出芯片设置有2颗。
[0020]优选的，所述FPGA控制芯片通过所述RGMII接口外接以太网PHY芯片，或所述FPGA控制芯片将所述RGMII接口作为GPIO端口转接。
[0021]优选的，所述控制主板采用FR4等级的PCB板材，且所述控制主板使用4层PCB板材。
[0022]本技术的有益效果是：
[0023]通过射频综合芯片实现了频率上限、信号捷变性能和信号调制带宽三者之间的平衡，频率上限提升至6GHz，频谱覆盖3G、4G甚至5G信号，同时可以频段捷变和模拟多信道通信，同时采用单颗射频综合芯片降低了物料成本；
[0024]FPGA控制芯片内部集成PS逻辑块和PL逻辑块，具有进行高速数字处理的同时具备外设控制能力，进一步提高了控制系统的集成度，降低了成本；
[0025]使用常见FR4等级的PCB板材，降低了试样过程中PCB生产成本。
附图说明
[0026]附图用来提供对本技术的进一步理解，并且构成说明书的一部分，与本技术的实施例一起用于解释本技术，并不构成对本技术的限制。在附图中：
[0027]图1是本技术的整机电路图；
[0028]图2是本技术的全系统供电部分电路原理图；
[0029]图3是本技术的内存驱动部分电路原理图；
[0030]图4是本技术的外设和接口部分电路原理图；
[0031]图5是本技术的系统配置部分电路原理图；
[0032]图中标记为：电阻R、电容C、电感L、芯片IC或U、巴伦T、FPC等接口J、二极管D，其后的数字表示在电路中的序列编号。
具体实施方式
[0033]下面将结合本技术实施例中的附图，对本技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅是本技术一部分实施例，而不是全部的实施例。
[0034]根据图1所示，一种便携式矢量数字基带调制射频信号源包括控制主板，控制主板上设置有信号源电路，信号源电路连接有供电电路、外设接口电路和内存驱动电路，供电电路还分别与外设接口电路和内存驱动电路电连接。
[0035]信号源电路包括FPGA控制芯片和射频综合芯片，FPGA控制芯片与射频综合芯片之间电连接，外设接口电路和内存驱动电路均与FPGA控制芯片电连接，射频综合芯片连接有信号输出电路。
[0036]控制主板上的主要元件还包括内存芯片、闪存芯片、复位电路芯片和高频集成巴伦。射频综合芯片使用高频集成巴伦向外耦合输出信号，高频集成巴伦设本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种便携式矢量数字基带调制射频信号源，其特征在于，包括控制主板，所述控制主板上设置有信号源电路，所述信号源电路连接有供电电路、外设接口电路和内存驱动电路，所述供电电路还分别与所述外设接口电路和所述内存驱动电路电连接；所述信号源电路包括FPGA控制芯片和射频综合芯片，所述FPGA控制芯片与所述射频综合芯片之间电连接，所述外设接口电路和所述内存驱动电路均与所述FPGA控制芯片电连接，所述射频综合芯片连接有信号输出电路；所述外设接口电路包括USB2.0接口、HDMI接口、MIPI接口、SDIO接口、IIC接口、SPI接口和RGMII接口，所述USB2.0接口和所述FPGA控制芯片之间桥接有PHY层级芯片，所述HDMI接口与所述FPGA控制芯片之间桥接有接口静电防护芯片，所述IIC接口通过静电防护芯片的通信电平转换与电平逻辑器件进行通信，所述SDIO接口和所述FPGA控制芯片之间桥接有SDIO专用电平转换芯片；所述内存驱动电路包括内存芯片，用于为控制主板系统提供高速内存支持。2.根据权利要求1所述的一种便携式矢量数字基带调制射频信号源，其特征在于，所述FPGA控制芯片型号为XC7Z010
‑
1CLG400C，所述射频综合芯片型号为AD9361，所述FPGA控制芯片与射频综合芯片之间连接有LVDS电平的差分数据线、LVDS电平的差分同步时钟线、SPI控制线和状态读写总线，所述差分数据线设置有12对，所述差分同步时钟线设置有3对，所述SPI控制线设置有1组，所述状态读写总线设置有1组且1组为12根。3.根据权利要求1所述的一种便携式矢量数字基带调制射频信号源，其特征在于，所述控制主板上的主要元件还包括内存芯片、闪存芯片、复位电路芯片和高频集成巴伦；所述内存芯片，用于为控制主板系统提供高速内存支持；所述闪存芯片，用于为控制系统的日志、异常报告、底层固件提...

【专利技术属性】
技术研发人员：刘澍，李天翔，张凌豪，
申请(专利权)人：刘澍，
类型：新型
国别省市：