一种基于8080接口的SPI图像发生装置和控制方法制造方法及图纸

本发明专利技术公开了一种基于8080接口的SPI图像发生装置，该装置包括：8080模块、串并转换模块、SPI屏；8080模块用于通过串并转换模块与SPI屏进行命令数据传输，并通过串并转换模块向SPI屏发送像素数据信息；串并转换模块用于利用第一分频比例将从8080模块发送过来的命令数据信息通过串并转换发送到SPI屏，将从SPI屏读取的数据信息通过串并转换发送到8080模块，利用第二分频比例将从8080模块发送过来的像素数据信息通过串并转换发送到SPI屏；本发明专利技术还公开了一种SPI图像发生控制方法。本发明专利技术通过增加较小的电路设计和可编程控制，实现了从8080模块接口到SPI屏的图像传输，同时还支持SPI接口复杂的编码方式，保证了接口的传输速率，最大程度上节省了芯片的面积和硬件资源。源。源。

SPI image generator and control method based on 8080 interface

【技术实现步骤摘要】
一种基于8080接口的SPI图像发生装置和控制方法


[0001]本专利技术涉及智能穿戴设备
，特别涉及一种基于8080接口的SPI图像发生装置和控制方法。

技术介绍

[0002]随着穿戴设备、扫描笔等智能设备的发展和普及，低分辨率屏应用越来越广泛。在之前的方案应用中，为了满足低功耗的需求，智能小型设备所使用的屏基本都采用8080屏，然而随着方案商对产品成本提出更高的要求，串行外设接口(Serial Peripheral Interface，SPI)屏因其接口数量少成本低，受到越来越多方案商的青睐。
[0003]在目前的方案应用中，SPI屏主要有以下两种解决方案：一、采用普通GPIO的方式驱动，完全利用CPU来实现接口的读写和像素数据的发送，现有的智能穿戴大部分采用该方案，但是该技术方案在传输像素时，不仅会占用CPU大量的带宽和时间、消耗大量的功耗，而且像素数据的传输速率也无法满足屏的刷新率；二、在公开号为CN108228127A，专利技术名称为《用于产生SPI接口图形信号的装置及图形信号发生器》的中国专利申请中，采用的方案为：在芯片显示模块内部单独增加对应的SPI控制器，来实现SPI接口图像传输功能，该方案虽然能提高接口的传输速率，但对于芯片而言，增加了芯片的面积和硬件成本，这在方案应用中有很大的局限性。
[0004]当前的应用中，基于8080接口的图像传输技术已经非常成熟，而且在智能穿戴设备以及低功耗设备等领域，8080屏应用非常广泛，因此各厂家的芯片模组基本都支持8080接口的图像发生器，加上8080接口与SPI接口有很多相似之处，应用方式也非常接近。

技术实现思路

[0005]现有智能穿戴设备中的SPI屏，采用普通GPIO驱动方案不仅占用大量的MCU芯片，而且像素数据传输速率交底；而在芯片显示模块内部单独增加对应的SPI控制器方案，增加芯片面积和成本。
[0006]针对上述问题，提出一种基于8080接口的SPI图像发生装置和控制方法，通过在SPI屏与8080接口模块之间设置串并转换模块，利用并行时钟、串行时钟并通过分频单元获取发送命令数据的第一分频比例及发送像素数据的第二分频比例将从8080接口模块发送过来的并行命令或者像素数据信息转换为串行数据，传输到SPI屏，通过增加较小的电路设计和可编程控制，实现了从8080模块接口到SPI屏的图像传输，同时还支持SPI接口复杂的编码方式，保证了接口的传输速率，最大程度上节省了芯片的面积和硬件资源，使得方案应用更加灵活。
[0007]第一方面，一种基于8080接口的SPI图像发生装置，用于8080接口与SPI屏进行数据传输，包括：
[0008]8080模块；
[0009]串并转换模块；
[0010]SPI屏；
[0011]所述8080模块用于：通过所述串并转换模块与SPI屏进行命令数据传输，并通过所述串并转换模块向所述SPI屏发送像素数据信息；
[0012]所述串并转换模块用于：利用第一分频比例将从所述8080模块发送过来的命令数据信息通过串并转换发送到所述SPI屏，将从所述SPI屏读取的数据信息通过串并转换发送到所述8080模块，利用第二分频比例将从所述8080模块发送过来的像素数据信息通过串并转换发送到SPI屏；
[0013]其中，所述第一分频比例、第二分频比例为利用并行时钟、串行时钟获取的两种时钟比例关系。
[0014]结合本专利技术所述的基于8080的SPI图像发生装置，第一种可能的实施方式中，所述8080模块包括：
[0015]第一设置单元；
[0016]第一编码单元；
[0017]所述第一设置单元用于设置所述8080模块接口类型；
[0018]所述第一编码单元用于将从智能设备芯片内部发送的像素数据或者命令数据编码成8080协议格式的数据。
[0019]结合本专利技术第一种可能的实施方式，第二种可能的实施方式中，所述串并转换模块包括：
[0020]第二设置单元；
[0021]第一时钟单元；
[0022]第二时钟单元；
[0023]转换单元；
[0024]第二编码单元；
[0025]分频单元；
[0026]SPI接口单元；
[0027]所述第二设置单元用于设置所述SPI接口单元的输出模式及line数模式；
[0028]第二编码单元用于根据所述输出模式及line数模式将转换后的串行数据编码成SPI协议格式的数据；
[0029]所述第一时钟单元用于向所述转换单元提供并行时钟；
[0030]所述第二时钟单元用于向所述转换单元提供串行时钟；
[0031]所述转换单元用于：利用所述并行时钟接收从所述8080模块发送过来的并行像素或者命令数据信息，利用所述串行时钟将所述并行像素或者命令数据信息转换为串行像素或者命令数据信息，并将所述串行像素或者命令数据信息传输到所述SPI屏
[0032]或者
[0033]利用所述串行时钟从SPI屏获取命令数据信息，将获取的命令数据通过并行钟转换为并行命令数据信息，并将所述并行命令数据信息发送到8080模块；
[0034]所述分频单元用于控制所述并行时钟与串行时钟之间的比例，以获取所述第一分频比例、第二分频比例；
[0035]所述SPI接口单元用于将SPI协议格式的数据发送到SPI屏。
[0036]其中，所述输出模式为3
‑
wire模式或4
‑
wire模式，所述line数模式为单线模式或者多线模式。
[0037]结合本专利技术第二种可能的实施方式，第三种可能的实施方式中，所述第一分频比例满足式子(1)：
[0038][0039]其中，8080_FMT表示8080模块接口的bit数；RS_BIT表示当串并转换模块的输出模式为3
‑
wire时，RS_BIT为1，否则为0；LINE_NUM表示串并转换模块中的SPI接口的line数；
[0040]所述第二分频比例满足式子(2)：
[0041][0042]其中，SPI_NEW_BPP满足式子(3)：
[0043][0044]其中，SPI_BPP为串并转换模块SPI接口传输像素的bit，SPI_LINE_NUM为SPI接口的line数，CEIL(X)表示取大于X的最小整数。
[0045]结合本专利技术第三种可能的实施方式，第四种可能的实施方式中，所述串并转换模块还包括：
[0046]标记单元；
[0047]所述标记单元用于根据所述SPI接口单元输出模式情况在串行数据信息格式中内嵌数据/命令标志位。
[0048]第二方面，一种基于8080接口的SPI图像发生控制方法，采用第一方面的SPI发生装置，用以进行8080接口与SPI屏之间的数据传输，包括：
[0049]步骤100、利用第一分频比例对8080模块与SPI屏之间的命令数据信息通过串并转换进行传输本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种基于8080接口的SPI图像发生装置，用于8080接口与SPI屏进行数据传输，其特征在于，包括：8080模块；串并转换模块；SPI屏；所述8080模块用于：通过所述串并转换模块与SPI屏进行命令数据传输，并通过所述串并转换模块向所述SPI屏发送像素数据信息；所述串并转换模块用于：利用第一分频比例将从所述8080模块发送过来的命令数据信息通过串并转换发送到所述SPI屏，将从所述SPI屏读取的数据信息通过串并转换发送到所述8080模块，利用第二分频比例将从所述8080模块发送过来的像素数据信息通过串并转换发送到SPI屏；其中，所述第一分频比例、第二分频比例为利用并行时钟、串行时钟获取的两种时钟比例关系。2.根据权利要求1所述的基于8080接口的SPI图像发生装置，其特征在于，所述8080模块包括：第一设置单元；第一编码单元；所述第一设置单元用于设置所述8080模块接口类型；所述第一编码单元用于将从智能设备芯片内部发送的像素数据或者命令数据编码成8080协议格式的数据。3.根据权利要求2所述的基于8080接口的SPI图像发生装置，其特征在于，所述串并转换模块包括：第二设置单元；第一时钟单元；第二时钟单元；转换单元；第二编码单元；分频单元；SPI接口单元；所述第二设置单元用于设置所述SPI接口单元的输出模式及line数模式；第二编码单元用于根据所述输出模式及line数模式将转换后的串行数据编码成SPI协议格式的数据；所述第一时钟单元用于向所述转换单元提供并行时钟；所述第二时钟单元用于向所述转换单元提供串行时钟；所述转换单元用于：利用所述并行时钟接收从所述8080模块发送过来的并行像素或者命令数据信息，利用所述串行时钟将所述并行像素或者命令数据信息转换为串行像素或者命令数据信息，并将所述串行像素或者命令数据信息传输到所述SPI屏或者利用所述串行时钟从SPI屏获取命令数据信息，将获取的命令数据通过并行钟转换为
并行命令数据信息，并将所述并行命令数据信息发送到8080模块；所述分频单元用于控制所述并行时钟与串行时钟之间的比例，以获取所述第一分频比例、第二分频比例；所述SPI接口单元用于将SPI协议格式的数据发送到SPI屏；其中，所述输出模式为3
‑
wire模式或4
‑
wire模式，所述line数模式为单线模式或者多线模式。4.根据权利要求3所述的基于8080接口的SPI图像发生装置，其特征在于，所述第一分频比例满足式子(1)：其中，8080_FMT表示8080模块接口的bit数；RS_BIT表示当串并转换模块的输出模式为3
‑
wire时，RS_BIT为1，否则为0；LINE_NUM表示串并转换模块中的SPI接口的line数；所述第二分频比例满足式子(2)：其中，SPI_NEW_BPP满足式子(3)：其中，SPI_BPP为串并转换模块SPI接口传输像素的bit，SPI_LINE_NUM为SPI接口的line数，CEIL(X)表示取大于X的最小整数。5.根据权利要求4所述的基于8080接口的SPI图像发生装置，其特征在于，所...

【专利技术属性】
技术研发人员：鲁道刚，郑乾，
申请(专利权)人：珠海亿智电子科技有限公司，
类型：发明
国别省市：