半导体装置及其形成方法制造方法及图纸

一种半导体装置及其形成方法，半导体装置包括第一晶圆，其包括在第一晶圆的主体内的密封环结构的第一部分。半导体装置包括第二晶圆，其包括在第二晶圆的主体内的密封环结构的第二部分。第二晶圆粘贴至第一晶圆以使得密封环结构的第二部分在密封环结构的第一部分上。半导体装置包括沟槽结构，其包括在第一晶圆中的第一沟槽及在第二晶圆中的第二沟槽，其中第一沟槽及第二沟槽在密封环结构的同一侧上。一沟槽及第二沟槽在密封环结构的同一侧上。一沟槽及第二沟槽在密封环结构的同一侧上。

Semiconductor device and its forming method

【技术实现步骤摘要】
半导体装置及其形成方法


[0001]本揭示案是关于一种具有减少晶圆劣化的沟槽结构的半导体装置，以及形成此装置的方法。

技术介绍

[0002]诸如互补金属氧化物半导体(complementary metal
‑
oxide
‑
semiconductor,CMOS)集成电路(例如，CMOS影像感测器)的半导体装置可包括彼此堆叠的多个半导体裸晶。通常，此种半导体装置包括密封环结构。密封环结构为一种结构，其形成在刻划线与半导体装置电路之间且经设计以部分地减少或防止在切割或锯切半导体装置的晶圆时发生晶圆裂化。

技术实现思路

[0003]在一些实施方式中，本揭示案的一种半导体装置包括：第一晶圆，具有在第一晶圆的主体之中的密封环结构的第一部分；第二晶圆，具有在第二晶圆的主体之中的密封环结构的第二部分，其中第二晶圆与第一晶圆贴合，使密封环结构的第二部分在密封环结构的第一部分之上；以及沟槽结构，具有在第一晶圆之中的第一沟槽和在第二晶圆之中的第二沟槽，其中第一沟槽和第二沟槽在密封环结构的同侧。
[0004]在一些实施方式中，本揭示案的一种形成半导体装置的方法包括：形成第一沟槽并与第一晶圆的主体中的密封环结构的第一部分相邻；形成第二沟槽并与第二晶圆的主体中的密封环结构的第二部分相邻；以及贴合第一晶圆与第二晶圆，使第二沟槽的开口至少部分与第一沟槽的开口重叠。
[0005]在一些实施方式中，本揭示案的一种半导体装置包括：第一晶圆，具有在第一晶圆的主体之中的密封环结构的第一部分；第二晶圆，具有在第二晶圆的主体之中的密封环结构的第二部分；以及沟槽结构，此沟槽结构进一步具有：第一沟槽，位于第一晶圆中密封环结构上的第一侧；第二沟槽，位于第二晶圆中密封环结构上的第一侧；第三沟槽，位于第一晶圆中密封环结构上的第一侧并与第一沟槽相邻；以及第四沟槽位于第二晶圆中密封环结构上的第一侧并与第二沟槽相邻。
附图说明
[0006]当结合附图阅读时，可自以下详细描述最佳地理解本揭示案的态样。应注意，根据行业上的标准实务，各种特征未按比例绘制。事实上，为了论述清楚，可任意地增大或减小各种特征的尺寸。
[0007]图1为可在其中实施本文所述系统及/或方法的示例性的环境的示图；
[0008]图2为本文所述的示例性半导体装置的示图；
[0009]图3A至图3D为本文所述的实施例的示图；
[0010]图4A至图4D为本文所述的实施例的示图；
[0011]图5A至图5C为本文所述的实施例的示图；
[0012]图6A至图6J为本文所述的示例性半导体结构的示图；
[0013]图7A至图7I为本文所述的示例性半导体结构的示图；
[0014]图8为图1的一或更多个元件的示例性元件的示图；
[0015]图9为关于形成沟槽结构的示例性的制程的流程图。
[0016]【符号说明】
[0017]100:环境
[0018]102:沉积制程
[0019]104:蚀刻制程
[0020]106:平坦化制程
[0021]108:接合制程
[0022]110:晶圆/裸晶运输制程
[0023]200:半导体装置
[0024]202:第一晶圆
[0025]204:主体
[0026]206:金属结构
[0027]208:半导体结构
[0028]210:第二晶圆
[0029]212:主体
[0030]214:金属结构
[0031]216:半导体结构
[0032]218:界面
[0033]220:接合区域
[0034]222:金属接合结构
[0035]224:密封环结构
[0036]226:沟槽结构
[0037]300:实施例
[0038]302:凹槽部分
[0039]304:金属元件
[0040]306:沟槽
[0041]400:实施例
[0042]402:凹槽部分
[0043]404:金属元件
[0044]406:沟槽
[0045]500:实施例
[0046]502:热
[0047]800:装置
[0048]810:总线
[0049]820:处理器
[0050]830:记忆体
[0051]840:储存元件
[0052]850:输入元件
[0053]860:输出元件
[0054]870:传输元件
[0055]900:制程
[0056]910:步骤
[0057]920:步骤
[0058]930:步骤
具体实施方式
[0059]以下揭示内容提供用于实施所提供标的物的不同特征的许多不同实施例或实例。以下描述元件及布置的特定实例以简化本揭示案。当然，此些仅为实例，且并不意欲为限制性的。举例而言，在如下描述中第一特征在第二特征之上或在第二特征上形成可包括其中第一特征与第二特征形成为直接接触的实施例，且亦可包括其中额外特征可在第一特征与第二特征之间形成而使得第一特征与第二特征可不直接接触的实施例。另外，本揭示案可在各种实例中重复元件符号及/或字母。此重复是出于简化及清楚目的，且其自身并不表示所论述的各种实施例及/或配置之间的关系。
[0060]另外，为了便于描述，可在本文中使用诸如“在
……
下面”、“在
……
下方”、“下部”、“在
……
上方”、“上部”及其类似术语的空间相对术语，以描述如诸图中所绘示的一个元件或特征与另一(另外)元件或特征的关系。除了诸图中所描绘的定向以外，此些空间相对术语意欲涵盖元件在使用中或操作中的不同定向。装置可以其他方式定向(旋转90度或以其他定向)，且可同样相应地解释本文中所使用的空间相对描述词。
[0061]密封环结构可形成在刻划线与半导体装置电路之间。密封环结构可经设计以部分地减少或防止在切割或锯切半导体装置的晶圆期间发生晶圆裂化。然而，在存在切割或锯切应力的情况下，密封结构可能无法充分防止晶圆裂化，尤其当半导体晶圆彼此粘贴(例如，堆叠且接合在一起)以形成半导体装置时。举例而言，CMOS集成电路(例如，CMOS影像感测器)可包括第一晶圆(例如，特定应用集成电路(application
‑
specific integrated circuit,ASIC))及第二晶圆(例如，晶片上系统(system on chip,SOC))，其中第一晶圆及第二晶圆在与形成CMOS集成电路相关联的界面处接合。在此，密封环结构可形成在第一晶圆及/或第二晶圆中(例如，围绕CMOS集成电路的周边)。然而，归因于接合界面的存在，密封环结构所提供的可靠性、裸晶锯切应力降低及/或污染预防可能不充分。应注意，随着半导体装置的尺寸变小，晶圆裂化的可能性愈大。
[006本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体装置，其特征在于，包括：一第一晶圆，包括在该第一晶圆的一主体之中的一密封环结构的一第一部分；一第二晶圆，包括在该第二晶圆的一主体之中的该密封环结构的一第二部分，其中该第二晶圆与该第一晶圆贴合，使该密封环结构的该第二部分在该密封环结构的该第一部分之上；以及一沟槽结构，包括在该第一晶圆之中的一第一沟槽和在该第二晶圆之中的一第二沟槽，其中该第一沟槽和该第二沟槽在该密封环结构的同侧。2.根据权利要求1所述的半导体装置，其特征在于，该沟槽结构进一步包括在该第一晶圆之中的一第三沟槽和在该第二晶圆之中的一第四沟槽，其中该第三沟槽和该第四沟槽在与该第一沟槽和该第二沟槽相同的该密封环结构的同侧。3.根据权利要求1所述的半导体装置，其特征在于，该沟槽结构进一步包括在该第一晶圆之中的一第三沟槽和在该第二晶圆之中的一第四沟槽，其中该第三沟槽和该第四沟槽在与该第一沟槽和该第二沟槽不同的该密封环结构的对面侧。4.根据权利要求1所述的半导体装置，其特征在于，该第二晶圆包括形成在该第二晶圆的一第一表面之上的一半导体结构，以及其中该第二沟槽从该第二晶圆的一第二表面延伸经过该半导体结构的一表面。5.一种形成半导体装置的方法，其特征在于，包括：形成一第一沟槽，该第一沟槽与一第一晶圆的一主体中的一密封环结构的一第一部分相邻；形成一第二沟槽，该第二沟槽与一第二晶圆的一主体中的该密封环结构的一第二部分相邻；以及贴合该第一晶圆与该第二晶圆，使该第二沟槽的一开口至少部分与该第一沟槽的一开口重叠。6.根据权利要求5所述的方法，其特征在于，进一步包括：形成一第三沟槽，该第三沟槽与该第一晶圆的该主体中的该第一沟槽相邻；以及形成一第四沟槽，该第四沟槽与该第二晶圆的该主...

【专利技术属性】
技术研发人员：卢俊良，贾钧伟，周俊豪，李国政，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：