信号处理器制造技术

１比特信号的信号处理器包括一ｎ阶Δ－Σ调制器（ＤＳＭ），该ＤＳＭ具有用来接收１比特信号的一输入端４和用来输出量化器Ｑ产生的被处理１比特信号的一输出端５。该量化器Ｑ从一系列５信号积分级接收Ｐ比特信号。每一积分级包括与输入端４连接的第一１比特乘法器Ａｎ、与输出端５连接的第二１比特乘法器Ｃｎ、求和这些系数乘法器的输出的一加法器６ｎ以及积分该加法器６ｎ的输出的一积分器７ｎ。最末级包括一系数乘法器Ａ↓［ｎ＋１］和一加法器６↓［ｎ＋１］。该加法器６↓［ｎ＋１］求和该系数乘法器Ａ↓［ｎ＋１］的输出和前一积分级的积分器的输出。输入信号经过１比特延迟传送给除最末级之外的所有级。量化器的输出信号经过１比特延迟反馈给这些级。最末级接收没有延迟的输入信号，还从前级接收在定时方面相应于其所接收的输入比特的积分。（*该技术在2018年保护过期，可自由使用*）

【技术实现步骤摘要】

【技术保护点】
１比特信号的信号处理器，包括： 一ｎ阶Δ－∑调制器（ＤＳＭ），其中ｎ至少是１，该ＤＳＭ具有用来接收１比特信号的一输入端； 把Ｐ比特信号再量化为１比特形式的一量化器，该再量化信号是该处理器的输出信号；以及 多个信号组合器，它们包括： 一第一组合器，产生输入信号与第一系数的积和输出信号与第二系数的积的相加组合的积分； 至少一个中间组合器，各产生输入信号与第一系数的积、输出信号与第二系数的积和前级积分的相加组合的积分；以及 一最末组合器，产生输入信号与第一系数的积和前级积分的相加组合来形成所述Ｐ比特信号，所述Ｐ比特信号被量化器再量化，形成１比特输出信号，在所述信号处理器中： 所述输入信号经过相应于一组合器的延迟的延迟传送给第一和中间组合器，不经过这种延迟传送给最末组合器，量化器的１比特输出信号经过同样的延迟反馈给这些组合器，最末组合器从其前级组合器接收在定时方面相应于其所接收的输入信号的Ｐ比特信号。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：PC伊斯蒂，PD索普，C斯莱特，
申请(专利权)人：索尼英国有限公司，
类型：发明
国别省市：GB[英国]