用于模数转换的方法和设备技术

根据本发明专利技术的一个实施例，提供一种并行ＳＣ ＡＤＣ（开关电容模数转换器），其中包括由总时钟相位（Φ）所控制的被动采样技术，以减小采样相位偏移。由于不需要运算放大器来用于采样，因此它非常适合于高速应用中，并且可以在高速并行ＳＣ ＡＤＣ中把与采样相位偏移相关的失真减小２０－４０ｄＢ。（*该技术在2018年保护过期，可自由使用*）

【技术实现步骤摘要】

【技术保护点】
一种具有多个（Ｍ）通道的并行模数转换器，每个通道具有被动采样装置（３、７、１１），其中，每个所述采样装置被通道时钟相位（φ↓［ｉ］）所控制，以及转换器装置，其特征在于，一个对所有所述通道共用的总时钟相位（φ），用于确定采样时刻，每个所述通道时钟相位（φ↓［ｉ］）独立于所述总时钟相位（φ）控制每个通道。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：M古斯塔夫松，N谭，
申请(专利权)人：艾利森电话股份有限公司，
类型：发明
国别省市：SE[瑞典]