用于级联码解码的高速模块、装置和方法制造方法及图纸

本发明专利技术涉及用于对一个对应于至少两个基本码Ｃ＃－［１］和Ｃ＃－［２］的级联码进行解码的模块，它采用其中存储要被解码的数据的存储装置（８１、８３、９０、１１１、１１３），该模块包括用于至少一个基本码的至少两个基本解码器（８２＃－［１］、８２＃－［２］、８２＃－［ｍ］），与一个基本码相联系的多个基本解码器并行地同时处理包含在存储装置中的多个独立的码字。（*该技术在2021年保护过期，可自由使用*）

【技术实现步骤摘要】

【技术保护点】
用于对一个对应至少两个基本码的级联码进行解码的模块，提供其中存储要被解码的数据样值的存储装置，其特征在于，对于上述基本码中的至少一个，它包括至少两个基本解码器（８２↓［１］至８２↓［ｍ］，１１２↓［１］至１１２↓［ｍ］），与一个上述基本码相关的上述基本码器（８２↓［１］至８２↓［ｍ］，１１２↓［１］至１１２↓［ｍ］）并行地同时执行对包含在上述存储装置（８１、８３、９０、１１１、１１３）中的不同码字的处理，并且其中上述存储装置（８１、８３、９０、１１１、１１３）以舱室（１０５）进行组织，每个舱室具有单个地址，并且每个舱室包含至少两段对应于一个基本码字的基本数据（１０１、１０２、１０３、１０４）。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：帕特里克埃达，拉米施匹恩迪阿，
申请(专利权)人：法国电信公司，恩斯特布列塔尼电信大学集团公司，
类型：发明
国别省市：FR[法国]