对数据比特进行并行编码的方法和装置制造方法及图纸

能对多个数据比特并行进行编码的串接编码器包括级联耦合的第一（外部）编码器、存储器以及第二（内部）编码器。第一编码器用第一编码方案接收并对Ｍ个数据比特进行并行编码以生成ＭＲ个编码比特。存储器接收并存储来自第一编码器的ＭＲ编码比特的未经截短的比特。第二编码器根据第二编码方案接收并对Ｎ个编码进行并行编码以生成编码后的数据。Ｍ和Ｎ可以是任何值（例如Ｍ≥８，Ｎ≥４）。每个编码器可以是（例如码率１／２）的卷积编码器，它实现特定的多项式生成器，且可以用一个或多个查找表、状态机或一些其它的设计实现。（*该技术在2022年保护过期，可自由使用*）

【技术实现步骤摘要】

【技术保护点】
一种用于对多个数据比特进行并行编码的串接编码器，其特征在于包括：第一编码器，根据第一编码方案接收并对Ｍ个数据比特进行并行编码以生成ＭＲ个编码比特；存储器，耦合到第一编码器，并用于接收并存储来自第一编码器的多个ＭＲ个编码比特未经截短的比特；以及第二编码器，耦合到存储器，并用于根据第二编码方案接收并对Ｎ个编码比特进行并行编码以生成编码数据。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：RS萨尔维，MA海华德，
申请(专利权)人：高通股份有限公司，
类型：发明
国别省市：US[美国]