多线型平行处理三角积分模拟/数字转换器制造技术

模拟输入信号的数字化是对模拟信号取样以产生代表连续振幅的第一序列模拟取样，并去交错第一序列以形成二个或二个以上的第二序列。利用平行处理三角积分调制器处理第二序列以产生二个或二个以上的第三序列数字数据元素。再交错第三序列以产生第四序列数字数据元素。最后，再滤波及删减第四序列以产生代表模拟输入信号连续振幅的第五序列数字数据元素。

【技术实现步骤摘要】

本专利技术涉及一种模拟/数字转换器，且特别涉及一种三角积分(Sigma-delta)模拟/数字转换器。
技术介绍
三角积分ADC是使用便宜且较低分辨率的ADC来数字化具有较高分辨率的模拟信号。图1是现有三角积分ADC的方块示意图。三角积分ADC1是用以产生代表模拟输入信号VIN的数字输出序列sk。ADC1包括取样保持(S/H)电路2、三角积分调制器3以及删减器(Decimator)4。S/H电路2是根据时钟信号CLK1对VIN信号进行取样，以产生模拟离散取样的序列xn。CLK1信号频率是远大于模拟信号的频宽，因此VIN实质上会有过取样(Over Sampling)现象。三角积分调制器3是根据CLK1信号的时序，将模拟取样序列xn转换为数字数据序列yn。而删减器4则滤波并删减序列yn以产生数字输出序列sk。三角积分调制器3包括模拟加法器5、数字/模拟转换器(DCA)6、滤波器7以及ADC 8。模拟加法器5是以DCA 6的输出来补偿序列xn，进而对滤波器7提供模拟输入。而滤波器7具有离散转换函数H(z)，用以产生输出模拟序列zn。ADC 8以低分辨率数字化序列zn并产生调制器的输出序列yn，同时输入至分辨率与ADC 8相同的DAC 6。删减器4包括数字滤波器9以及下取样器(Down Sampler)10。数字滤波器9产生输出序列sn，其中每一个元素(Element)是为序列yn中多个最接近元素值的加权总和。下取样器10对序列sn进行下取样，以低于CLK1信号的频率产生输出序列sk的元素。输出序列sk则以远高于ADC 8的分辨率来描绘出VIN的连续振幅。因此，三角积分ADC 1得以使用具较低分辨率的ADC 8来产生较高分辨率的输出数据sk。ADC 8的量化误差(Quantization Error)会影响ADC 1的分辨率。图2是使用附加噪声en来仿真低分辨率ADC的量化误差。三角积分调制器3的输出yn是输入值xn与附加噪声en的线性组合如下 Y(z)=H(z)1+H(z)X(z)+11+H(z)E(z)]]>由输入序列xn所看到此调制器的转换函数为(z)=Y(z)X(z)|E(z)=0=H(z)1+H(z)]]>而由附加噪声en所看到此调制器的转换函数为F(z)=Y(z)X(z)|X(z)=0=11+H(z)]]>其中，S/H电路2是以取样速率远大于输入信号VIN频宽来产生输入序列xn。输入序列xn是由此离散时间系统中仅相对低频率组件所组成。然而，附加噪声en是「白噪声(White Noise)」，均匀分布在整个频率范围。选择H(z)值使得F(z)是为一种在低频可降低噪声而在高频会加强噪声的高通反应量。我们也可以选择H(z)使得输入序列xn看到馈通(Feed-through)，例如是使用第一阶回路，其中H(z)=z-11-z-1]]>经推导可得转换函数G(z)以及F(z)如下G(z)＝z-1以及F(z)＝1-z-1因此，输入序列xn仅看到延迟(z-1)，而附加噪声序列en则看到第一阶高通反应量(1-z-1)。这种对H(z)的「噪声整型(Noise Shaping)」选择降低频内噪声，因而增加频内信号对噪声比(SNR)。这种对H(z)的选择方式增加带外(Out-of-band)噪声。数字滤波器9可使用适当调整的加权系数以产生低通滤波作用，来移除此带外噪声。因此，藉由重新分配量化误差，可移除来自ADC低分辨率并位于取样信号频带外的大部份附加噪声。因此，三角积分调制器3可降低由ADC 8产生的附加噪声对系统分辨率的影响。图3绘示现有第二阶三角积分ADC的方块图。三角积分ADC 11包括S/H电路12、三角积分调制器13以及删减器14。S/H电路12是利用CLK1信号所控制的取样速率来对模拟信号VIN进行取样，以产生模拟取样xn的序列，作为第二阶单线型三角积分调制器13的输入信号。调制器13是依照CLK1信号的时序产生输出数字序列yn，并经由与图1删减器4相似的删减器14加以滤波及删减，以产生数字输出序列sk。调制器13包括加法器15以及滤波器((1-z-1)-1)16。滤波器16是以DAC 17的输出来补偿xn并将结果加以滤波产生模拟序列wn。加法器18则以DAC 17的输出来补偿wn并经由滤波器(z-1*(1-z-1)-1)19的滤波而产生模拟序列zn。低分辨率的ADC 20数字化zn以产生输出数字序列yn，并输入至DAC 17。图3中现有第二阶三角积分调制器13的递归公式如下zn＝zn-1+wn-1-yn-1wn＝wn-1+xn-yn为了以高分辨率数字化VIN，必须以较高取样频率来操作三角积分ADC或者是使用较高阶的三角积分ADC。传统上，形成ADC三角积分调制器的组件最大操作频率会限制ADC的最大取样频率，因此必须使用较高阶的ADC来达到较高的分辨率。然而，由于多反馈回路导致不稳定性，使得要设计稳定的高阶三角积分ADC相当困难。实际上，滤波的阶数很少超过5，且保持在4以下较佳。由于滤波的限制以及形成三角积分转换器的组件最大操作频率限制，三角积分ADC很少用来数字化具有大于几百万赫兹频宽的信号。因此，实有必要设计出一种可以数字化高频宽信号的三角积分转换器。
技术实现思路
有鉴于此，本专利技术的目的就是在提供一种数字/模拟转换方法或装置。根据本专利技术，模拟输入信号的数字化是先对模拟信号取样以产生代表连续振幅的第一序列模拟取样，然后去交错(De-interleave)第一序列，以形成一组j(j＞1)个第二序列。各第j个第二序列包括第一序列的第j个取样以及其后各第j取样。根据本专利技术的目的，提出一种模拟/数字转换方法，包括取样模拟输入信号，以产生第一序列；去交错第一序列以形成j个第二序列，其中j为大于1的整数；处理j个第二序列，以产生j个第三序列的数字数据元素；交错(Interleave)j个第三序列的数字数据元素，以产生第四序列的数字数据元素；以及删减第四序列，以产生代表模拟输入信号连续振幅的第五序列数字数据元素。根据本专利技术的目的，提出一种模拟/数字转换装置，包括第一电路、第二电路以及第三电路。第一电路用以取样模拟信号，以产生代表模拟信号连续振幅的第一序列模拟取样。第二电路用以去交错第一序列以形成j个第二序列，其中j为大于1的整数，用以处理些j个第二序列，以产生j个第三序列的数字数据元素，且交错j个第三序列的数字数据元素，以产生第四序列数字数据元素。第三电路用以数字式滤波及删减第四序列，以产生代表模拟输入信号连续振幅的第五序列数字数据元素。根据本专利技术的目的，提出一种三角积分调制器，用以调制输入信号，其包括第一电路、第二电路以及第三电路。第一电路用以去交错输入信号以形成j个第二序列，其中j为大于1的整数。第二电路用以处理j个第二序列，以产生j个第三序列数字数据元素。第三电路用以交错j个第三序列的数字数据元素，以产生第四序列的数字数据元素。为让本专利技术的上述目的、特征、和优点能更明显易懂，下文特举一较佳实施例，并配合附图，作详细说明如下。附图说明图1是现有三角积分ADC的方块示意图。图2是使用附加噪声来仿真低分辨率ADC的量化误差示意图。图3绘示现有第二阶三角积分ADC的方块图。图4绘示依本文档来自技高网...

【技术保护点】
一种模拟／数字转换方法，包括：取样一模拟输入信号，以产生一第一序列；去交错该第一序列以形成ｊ个第二序列，其中，ｊ为大于１的整数；处理所述ｊ个第二序列，以产生ｊ个第三序列的数字数据元素；交错ｊ个第三序列的所述数 字数据元素，以产生一第四序列的数字数据元素；以及删减该第四序列，以产生代表该模拟输入信号连续振幅的一第五序列的数字数据元素。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：林嘉亮，
申请(专利权)人：瑞昱半导体股份有限公司，
类型：发明
国别省市：71[中国|台湾]