具噪声整形功能的电路制造技术

一种具噪声整形功能的应用电路及方法，主要经由一模数转换器以将一第一模拟信号转换成一ｎ位数字信号；一编码器以依据ｎ位量化数字信号而产生ｐ位数字信号；一控制电路以依据ｐ位数字信号而产生多个控制信号；一内部ｎ位数模转换器，其具有（２↑［ｎ］－１）个具有元件不匹配特性的单位元件，而这些单位元件分别根据相对应的控制信号来执行数模转换的操作，藉以输出一第二模拟信号；以及一加法元件以依据第二模拟信号及一第三模拟信号而输出第一模拟信号；其中ｐ为２的ｎ次方减１，而ｎ为大于１的整数。

【技术实现步骤摘要】

本专利技术关于一种噪声整形(shaping noise)电路，特别是应用于模数转换电路中的噪声整形电路及其方法。
技术介绍
在模数转换电路(analog-to-digital converting circuit)中，常会利用数模转换器(analog-to-digital converter；DAC)来形成一反馈路径。然而，多位数模转换器会因为元件不匹配的关系，而引起一非线性效应，并且，该非理想的线性转换特性若没经过修正(trim)或噪声整形的处理时，将等同于在模数转换电路的信号输入端加上一噪声源，进而降低整体电路的功效。相关技术与研究可参考美国专利第6,642,873、6,469,648、6,304,608、6,266,002、6,366,228及6,218,977号等美国专利；以及参考R.Schreier等学者所发表的文章(请参考「R.Schreier and B.Zhang，“Noise-ShapedMultibit D/A Convertor Employing Unit Elements，”Electronics letters，Vol.31，No.20，P1712-P1713，28thSep.1995」)、H.Lin等学者所发表的文章(请参考「H.Lin，J.Barreiro da Silva，B.Zhang and R.Schreier，“Multi-Bit DAC with Noise-Shaped Element Mismatch，”Connecting theWorld.，1996IEEE International Symposium，Vol.1，P235-P238，May1996」)、L.Richard Carley所发表的文章(请参考「L.Richard Carley，“ANoise-Shaping Coder Topology for 15+Bit Converters，”IEEE Journalof Solid-State Circuits，Vol.24，No.2，P267-P273，Apr.1989」)、和R.T.Baird等学者所发表的文章(请参考「R.T.Baird and T.S.Fiez，“Linearity Enahncement of Multibit Δ∑ A/D and D/A Converters UsingData Weighted Averaging，”IEEE Transactions on Circuits and Systems-IIAnalog and Digital Signal Processing，Vol.42，No.12，P753-P762，Dec.1995」)。
技术实现思路
有鉴于此，本专利技术的目的的一在于提供一种具噪声整形功能的应用电路及方法，用以对电路中的数模转换器所产生的非线性效应进行噪声整形。本专利技术目的的一在于提供一种噪声整形电路，用于一模数转换电路，以对电路中的数模转换器所产生的非线性效应进行噪声整形。为达上述目的，本专利技术所公开的具噪声整形功能的模数转换电路包括一模数转换器、一编码器、一控制电路以及一模数转换单元。在此，模数转换器用以将模拟信号转换成一n位量化数字信号，接着经由编码器作用以产生相对应的p位数字信号，其中n为大于1的整数，p为大于n的整数；该p位数字信号经由控制电路的作用而产生相对应的多个控制信号，进而模数转换单元依据这些控制信号而产生相对应的模拟信号。为达上述目的，本专利技术公开一种噪声整形电路，适用于一模数转换(analog-to-digital converting)电路，以于该模数转换电路依据第一和第二模拟信号产生一n位数字信号时进行噪声整形，该噪声整形电路包含一编码器，用以依据n位数字信号产生一p位数字信号；一控制电路，用以依据p位数字信号产生至少一控制信号；以及一数模转换单元，用以依据控制信号产生该第二模拟信号。其中，n为大于1的整数，p为大于n的整数。有关本专利技术的特征与实施，配合附图进行最佳实施例详细说明如下。附图说明图1为说明根据本专利技术一实施例的模数转换电路的系统结构图；图2为说明根据本专利技术一实施例的噪声整形方法的流程图；图3为说明图1中的控制电路的一实施例的系统结构图；图4为说明图3中的滤波电路的一实施例的结构图；图5为说明图3中的数字排序电路的一实施例的结构图；图6为说明图3中的向量量化器的一实施例的结构图；及图7为说明图1中的模数转换单元的一实施例的结构图。主要元件符号说明108 加法元件110 模数转换器112 回路滤波器 114n位量化器120编码器130控制电路132向量量化器132a 与非门132b 解码器132c 或门134滤波电路135延迟元件135a 乘法元件135b 乘法元件135c 加法元件135d 寄存元件136数字排序电路136a 比较器136b 加总器136c 加法元件136d 非门138加法元件139加法元件140模数转换单元142-148开关GND模拟接地端H 转移函数MIN最小值N n位量化数字信号Outx_0-Outx_14 解码结果(x为0-14的整数)P p位数字信号P<0>-P<14> p位数字信号的每一位S0-S14 加总器输出的n位信号S0<3:0>-S14<3:0> 第一加总结果 SA模拟信号SD数字信号Sd<p-1:0> 第二输出信号Sd<0>-Sd<14> 第二输出信号Sv控制信号Sv<p-1:0> 控制信号Sv<0>-Sv<14> 控制信号Se<p-1:0> 第一输出信号Su第三输出信号SUMx 总和值SUM0-SUM14总和值Sy<p-1:0> 反馈信号Vref 参考电平步骤210 根据数字信号的逻辑迭加结果产生一预处理信号步骤220 量化预处理信号，以形成n位量化数字信号步骤230 编码，以产生p位数字信号步骤240 根据该p位数字信号而产生数字控制信号步骤250 根据控制信号提供对应于n位量化数字信号的模拟信号步骤260 逻辑迭加输入的模拟信号及对应于n位量化数字信号的模拟信号具体实施方式请参照图1，为根据本专利技术一实施例的模数转换电路，其包括一模数转换器110、一编码器120、一控制电路130、一模数转换单元140及一加法元件108，其中n为大于1的整数。该模数转换器110用以将模拟信号转换成一n位量化数字信号N，即输出的数字信号SD。于本实施例中，该模数转换器110可为一n位积分三角调制器(∑-Δmodulator)，其包括一回路滤波器112以及一n位量化器(quantizer)114。于此，回路滤波器112根据加法元件108的输出结果而产生一预处理信号，该预处理信号再经n位量化器114量化而输出n位量化数字信号N。本文档来自技高网...

【技术保护点】
一种具有噪声整形功能的模数转换电路，用来依据一第一模拟信号产生一ｎ位数字信号，包括：　一加法元件，用以依据该第一模拟信号及一第二模拟信号而输出一第三模拟信号；一模数转换器，用以将该第三模拟信号转换成该ｎ位数字信号；一编码器，用以依据该ｎ位数字信号产生一ｐ位数字信号；一控制电路，用以依据该ｐ位数字信号产生至少一控制信号；及　一数模转换单元，用以依据该控制信号产生该第二模拟信号；其中，该ｎ为大于１的整数，且该ｐ为大于ｎ的整数。

【技术特征摘要】

【专利技术属性】
技术研发人员：陈界全，张秉彝，王文祺，
申请(专利权)人：瑞昱半导体股份有限公司，
类型：发明
国别省市：71[中国|台湾]