时变决策反馈均衡制造技术

本申请案涉及时变决策反馈均衡。存储器装置可使用一或多个导电线来与主机装置耦合。接收器可通过导电线接收从另一装置传输的信号。所述接收器可包含用以基于所述经接收信号及反馈信号来确定所述经接收信号的电压且输出输出信号的决策电路。所述接收器可包含经配置以输出作为所述输出信号的延迟版本的经延迟信号的可变时间延迟电路及经配置以缩放所述经延迟信号以产生所述反馈信号的增益电路。所述可变时间延迟电路可包含具有可变延迟参数的延迟元件。所述接收器可与存储由所述输出信号递送的信息的存储器阵列耦合。号递送的信息的存储器阵列耦合。号递送的信息的存储器阵列耦合。

【技术实现步骤摘要】
时变决策反馈均衡
[0001]相关申请案的交叉参考
[0002]本专利申请案主张由霍利斯在2021年1月14日申请、标题为“时变决策反馈均衡(TIME
‑
VARIABLE DECISION FEEDBACK EQUALIZATION)”的第17/149,364号美国专利申请案的优先权，所述申请案已转让给其受让人，且其全文以引用的方式明确地并入本文中。


[0003]本
涉及时变决策反馈均衡。

技术介绍

[0004]存储器装置广泛用于存储各种电子装置，例如计算机、无线通信装置、相机、数字显示器等中的信息。通过将存储器装置内的存储器单元编程为各种状态来存储信息。例如，二进制存储器单元可被编程为两种受支持状态中的一者，通常由逻辑1或逻辑0表示。在一些实例中，单个存储器单元可支持多于两种状态，可存储所述状态中的任一者。为了存取经存储信息，组件可读取或感测存储器装置中的至少一种经存储状态。为了存储信息，组件可将所述状态写入或编程在存储器装置中。
[0005]存在各种类型的存储器装置及存储器单元，包含磁性硬盘、随机存取存储器(RAM)、只读存储器(ROM)、动态RAM(DRAM)、同步动态RAM(SDRAM)、铁电RAM(FeRAM)、磁性RAM(MRAM)、电阻式RAM(RRAM)、快闪存储器、相变存储器(PCM)、自选存储器、硫族化物存储器技术等等。存储器单元可为易失性或非易失性的。即使在不存在外部电源的情况下，非易失性存储器，例如FeRAM也可长时间维持它们的经存储逻辑状态。当与外部电源断开时，易失性存储器装置，例如DRAM可能丢失它们的经存储状态。

技术实现思路

[0006]本文中公开一种设备。所述设备可包含：存储器阵列；第一电路，其与所述存储器阵列及导电线耦合，所述导电线经配置以接收表示写入到所述存储器阵列或从所述存储器阵列读取的数据的输入信号且输出第二信号，所述第一电路经配置以在采样事件时至少部分地基于所述输入信号及反馈信号来确定第一信号的电压；第二电路，其与所述第一电路的输出耦合且经配置以将一或多个可变时间延迟施加到所述第二信号并输出一或多个经延迟信号；及第三电路，其与所述第二电路及所述第一电路耦合，所述第三电路经配置以至少部分地基于由所述第二电路输出的所述一或多个经延迟信号来产生所述反馈信号。
[0007]本文中公开一种方法。所述方法可包含：在采样事件时，至少部分地基于反馈信号及通过导电线接收且表示写入到存储器阵列或从存储器阵列读取的数据的输入信号来确定第一信号的电压；输出具有至少部分地基于确定所述第一信号的所述电压的电压电平的第二信号；将可变时间延迟施加到所述第二信号以输出经延迟信号；及至少部分地基于所述经延迟信号来产生所述反馈信号。
[0008]本文中公开一种设备。所述设备可包含：存储器阵列；及控制器，其与所述存储器
阵列耦合，所述控制器可操作以致使所述设备：在采样事件时，至少部分地基于反馈信号及通过导电线接收且表示写入到所述存储器阵列或从所述存储器阵列读取的数据的输入信号来确定第一信号的电压；输出具有至少部分地基于确定所述第一信号的所述电压的电压电平的第二信号；将可变时间延迟施加到所述第二信号以输出经延迟信号；及至少部分地基于所述经延迟信号来产生所述反馈信号。
附图说明
[0009]图1说明根据如本文中所公开的实例的支持时变决策反馈均衡的系统的实例。
[0010]图2说明根据如本文中所公开的实例的支持时变决策反馈均衡的电路的实例。
[0011]图3说明根据如本文中所公开的实例的支持时变决策反馈均衡的电路的实例。
[0012]图4说明根据如本文中所公开的实例的支持时变决策反馈均衡的信号图的实例。
[0013]图5说明根据如本文中所公开的实例的支持时变决策反馈均衡的电路的实例。
[0014]图6展示根据如本文中所公开的实例的支持时变决策反馈均衡的接收装置的框图。
[0015]图7展示说明根据如本文中所公开的实例的支持时变决策反馈均衡的一或若干方法的流程图。
具体实施方式
[0016]通过导电线在装置(例如，主机装置与存储器装置)之间传输的信号可在经传输信号到达接收装置时降级。在一些实例中，经传输信号的反射发生在导电线上且干扰所述信号的后续部分(或通过导电线传输的后续信号)。为了补偿所述干扰，接收装置可在处理经接收信号之前使用均衡以抵消由先前信号引起的反射(或其它干扰)。在一些实例中，接收装置包含经配置以减少经接收信号中的干扰的决策反馈均衡(DFE)电路。
[0017]DFE电路可包含对经接收信号进行采样的决策电路。在一些实例中，决策电路可在单位间隔基础上对经接收信号进行采样。决策电路可基于经接收信号来进一步输出数字化信号。DFE电路还可包含将所述信号(数字化信号或模拟信号)的时间延迟及缩放版本反馈到经接收信号的后续部分以抵消由经接收信号引起的反射的反馈电路。反馈电路可包含时间延迟电路及可变增益电路。在一些实例中，时间延迟电路可将固定时间延迟(例如，全及/或分数时间延迟)施加到由决策电路输出的信号，且可变增益电路可缩放经时间延迟信号以产生反馈信号。DFE电路可从经接收信号减去反馈信号以在由决策电路处理更接近地表示原始传输信号的经修改信号之前获得所述经修改信号。
[0018]然而，基于包含在延迟电路中的延迟元件的类型、数量及/或固定时间延迟，DFE电路的性能可受限。即，在一些实例中，DFE电路仅包含引入等于单位间隔的整数倍的延迟的延迟元件。在此类情况下，如果信息信号的反射延迟达单位间隔的非整数倍，那么反馈信号可不与信息信号的反射对准，从而降低反馈信号的抵消性能。在一些实例中，为了更好地将反馈信号与所述反射对准且提高均衡性能，DFE电路还可包含引入单位间隔的非整数倍的延迟的分数延迟元件。然而，增加还包含分数延迟元件的DFE电路中的延迟元件的数量可增加DFE电路的复杂性、占用面积及/或功率消耗。
[0019]另外或替代地，DFE电路可包含有限数量的延迟元件(例如，少于3个延迟元件)—
例如，以节省功率、降低复杂性、减少占用面积等。在此类情况下，有限数量的延迟元件可产生未能与以非重叠延迟发生的更显著反射重叠的一组固定的经时间延迟信号。因此，显著反射可在没有任何补偿的情况下传递到决策电路的输入。例如，如果DFE电路包含施加一单位延迟间隔的第一延迟元件及施加三个单位延迟间隔的第二延迟元件，那么DFE电路可能不会减少具有两个单位延迟间隔的反射。在一些实例中，为了避免丢失反射，DFE电路可配置有大量延迟元件(例如，全及分数延迟元件)，且可激活将反射减少达阈值量的一组延迟元件。在一些情况下，包含及支持大量延迟元件可增加DFE电路的复杂性及占用面积。
[0020]为了在使用减少数量的延迟元件的同时提高DFE电路的性能，DFE电路可经配置以包含一或多个可变时间延迟元件。DFE电路可包含：决策电路，其确定经接收信息信号的电压电平且产生输出信息信号；延迟电路，其包含一本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种设备，其包括：存储器阵列；第一电路，其与所述存储器阵列及导电线耦合，所述导电线经配置以接收表示写入到所述存储器阵列或从所述存储器阵列读取的数据的输入信号且输出第二信号，所述第一电路经配置以在采样事件时至少部分地基于所述输入信号及反馈信号来确定第一信号的电压；第二电路，其与所述第一电路的输出耦合且经配置以将一或多个可变时间延迟施加到所述第二信号并输出一或多个经延迟信号；及第三电路，其与所述第二电路及所述第一电路耦合，所述第三电路经配置以至少部分地基于由所述第二电路输出的所述一或多个经延迟信号来产生所述反馈信号。2.根据权利要求1所述的设备，其中：所述第一电路包括比较器、模/数信号转换器、感测放大器或其组合；所述第二电路包括时控锁存器、一或多个电容器或其组合；且所述第三电路包括增益放大器。3.根据权利要求1所述的设备，其中：所述第二电路包括经配置以接收所述第二信号且至少部分地基于将可变时间延迟施加到所述第二信号来输出经延迟信号的延迟元件；且所述第二电路经配置以至少部分地基于在所述采样事件之后出现的所述输入信号的一或多个特性来设置所述延迟元件的延迟参数。4.根据权利要求3所述的设备，其中：所述输入信号的第一特性在所述采样事件之后的第一持续时间出现且所述输入信号的第二特性在所述采样事件之后的长于所述第一持续时间的第二持续时间出现，所述第一特性的量值小于所述第二特性的量值，且所述第二电路经配置以至少部分地基于所述第一特性的所述量值小于所述第二特性的所述量值来将所述延迟元件的所述延迟参数设置为等于所述第二持续时间。5.根据权利要求4所述的设备，其中在接收所述输入信号之前，所述延迟元件的所述延迟参数等于所述第一持续时间。6.根据权利要求4所述的设备，其中：所述第一信号的多个采样事件包括所述采样事件，所述多个采样事件中的每一者通过时间间隔而分开，且所述第二持续时间通过多个时间间隔而与所述采样事件分开。7.根据权利要求4所述的设备，其中：所述第一信号的多个采样事件包括所述采样事件，所述多个采样事件中的每一者通过时间间隔而分开，且所述第二持续时间通过至少一个时间间隔及在所述至少一个时间间隔之后的第二时间间隔的一部分而与所述采样事件分开。8.根据权利要求3所述的设备，其中所述第二电路包括单个延迟元件，所述单个延迟元件等效于所述延迟元件。9.根据权利要求1所述的设备，其中：
所述第二电路包括经配置以接收所述第二信号且至少部分地基于所述第二信号来输出多个经延迟信号的多个延迟元件，且所述第二电路经配置以至少部分地基于所述输入信号的多个特性来设置所述多个延迟元件的延迟参数。10.根据权利要求9所述的设备，其中：所述输入信号的所述多个特性在所述采样事件之后的相应多个持续时间出现，所述多个延迟元件的数量少于所述多个特性的数量；且所述第二电路经配置以将所述多个延迟元件的所述延迟参数设置为等于与所述多个特性中的在超过阈值的后续采样间隔期间对所述输入信号有影响的特性相关联的持续时间。11.根据权利要求1所述的设备，其中所述一或多个可变时间延迟至少部分地基于在所述采样事件之后的所述输入信号的一或多个特性的量值及所述输入信号的所述一或多个特性的时序。12.根据权利要求1所述的设备，其进一步包括：第四电路，其与所述第一电路耦合且经配置以至少部分地基于所述第一信号及所述第二信号来输出用于校准所述第二电路的误差信号，其中所述第二电路经配置以至少部分地基于所述误差信号来设置所述一或多个可变时间延迟的持续时间。13.根据权利要求12所述的设备，其进一步包括：减法电路，其与所述第一电路及所述第三电路耦合，所述减法电路经配置以至少部分地基于将所述输入信号及所述反馈信号相减来将所...

【专利技术属性】
技术研发人员：T，
申请(专利权)人：美光科技公司，
类型：发明
国别省市：