嵌套式数字锁相环路制造技术

嵌套式数字锁相环路（ＤＰＬＬ４００）包括ＤＰＬＬ（４０２）和宽带宽ＤＰＬＬ（４０４）分别产生第一和第二恢复时钟信号。窄带宽起初第一恢复时钟用于使恢复数据定时钟。直到窄带ＤＰＬＬ稳定。然后利用ＭＵＸ（４２４）接通宽带ＤＰＬＬ产生的第二恢复时钟（４２８）。任何原因使中心比特取样数据变坏，宽带ＤＰＬＬ清零，使第二恢复时钟信号（４２８）与窄带ＤＰＬＬ的相匹配，以便准确地跟踪窄带ＤＰＬＬ的同一时钟速率。（*该技术在2015年保护过期，可自由使用*）

【技术实现步骤摘要】

【技术保护点】
一种嵌套式数字锁相环路（ＤＰＬＬ），其特征在于，包括：一个输入端用以接收已恢复的数据信号；一个振荡器电路，用以提供一个基准信号；一个窄带ＤＰＬＬ，耦合在该输入端和振荡器上，用以产生一个与基准信号相位有关的第一个恢复的时钟信号，以 使该第一个恢复的时钟信号初始锁定到恢复数据信号的相位上；一个宽带ＤＰＬＬ电路，耦合到窄带ＤＰＬＬ上，用以产生一个与第一恢复时钟信号相位有关的第二个恢复时钟信号；一个逻辑电路，它具有耦合到窄带ＤＰＬＬ上的第一输入端，耦后到宽带ＤＰＬＬ 上的第二输入端、以及一个输出端；该逻辑电路选定第一和第二恢复的时钟信号中的一个，在窄带ＤＰＬＬ锁定之前它选择第一恢复的时钟信号，在窄带ＤＰＬＬ一旦锁定时便选择第二恢复的时钟信号，该逻辑电路向其输出端提供选定的恢复时钟信号；一个逻辑门，耦 合到所述输入端上，用以接收恢复数据信号，它具有一个耦合在所述逻辑电路输出端上的时钟输入端，用以响应选定的恢复时钟信号，为恢复数据信号定时钟。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：保罗D马科，克雷格P韦丁，大卫L布朗，
申请(专利权)人：摩托罗拉公司，
类型：发明
国别省市：US[美国]