异种计算机系统中节点同步的装置与方法制造方法及图纸

可用于异种计算机系统的节点同步的装置及方法，此系统中的节点不共享统一的系统时钟。在多处理器计算机系统中，为了能正确运行，事物处理必须精确协调。事物处理请求附加时标，当系统中的数据改变时，时标的相对值是非常重要的。这些时标是以“时刻”值为基准，这可以只是由系统时钟增加的一个寄存器。由于每个节点都有自己的系统时钟，这些时钟频率可能会有偏移，由此导致时标值的变化。如果此值偏移太大，多处理器计算机系统中的更新数据可能丢失。“主”时刻寄存器的相对相位由一个或者多个“隶属”时刻寄存器监控。有高分辨率和快速频率调整能力的频率同步器可以与系统时钟相连。当观测到主时刻值与隶属时刻值的相位变化时，可小量改变频率同步器的输出来回复这两个信号的相位。（*该技术在2021年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术主要涉及的是一种对系统同步的改进方法，特别是针对异种计算机系统进行时刻时钟调整的装置及方法。更重要的是此专利技术提供了用于节点同步的高分辨率频率调整的装置及方法，节点同步可用在非均匀存储访问(NUMA)的计算机系统。
技术介绍
锁相环(PLL)是一种有趣的模、数技术混合的集成电路。尽管对锁相环的基本设计的了解已有几十年的历史，但是它只成为了一个集成电路形式的实际部件，其中成本上可支付、设计上更可靠。锁相环(PLL)包括一个相位探测器、一个放大器、一个压控振荡器(VCO)和一个反馈环，反馈环允许输出频率既可以是除去噪声的输入信号，也可以是倍频的输入信号。锁相环(PLL)已用于调频信号的解调、音频译码、频率发生、“干净”信号发生以及脉冲同步等，这些只是其众多应用的一部分。因为输出频率是输入频率的倍增，所以很难用这种频率同步装置来实现理想的频率调整。非均匀存储访问(NUMA)计算机系统是多处理器结构的，此结构只有单一的内存地址空间，其内存又分为“近”内存和“远”内存。由于对直接与带有CPU的节点相联系的“近”内存的访问比对与系统其它节点上的“远”内存的访问速度快得多，所以访问是非均匀的。NUMA结构的明显优势在于它依比例协调效果好，也就是说，给系统增加更多的节点和处理器不会产生在其它并行结构中会降低操作性能的瓶颈问题。NUMA结构的关键问题在于保持节点同步。事物处理通常带有时标，这些时标由系统中每个节点的时刻产生的。由于这些节点的时钟各自独立，尽管它们几乎是在同一时刻产生的，最终也会彼此偏离，需要再同步。这是因为节点之间尽可能的小“周期滑动”时标是很重要的。因此，对用在非均匀存储访问(NUMA)计算机系统中的节点同步而言高分辨率频率调整的方法有很大优势。
技术实现思路
此专利技术介绍了用于异种机系统的节点同步的装置及方法，在异种机系统中，节点不共享系统时钟。非均匀存储访问(NUMA)计算机系统就是可应用这种方法和装置的这样一个系统。为了能正确的运行，多处理器系统中的事物处理必须精确地协调工作。事物处理请求附带时标，当系统中的数据更改时，相关的时标值非常重要。这些时标是以“时刻”值为基础的，而此时刻值仅仅是由系统时钟增加的一个寄存器。因为每个节点有各自的系统时钟，这些时钟的频率可能会偏离，导致时间标记值变化。如果这些值偏离太多，可能会导致多处理器中的更新数据丢失。这项专利技术监控一个带有一个或多个“隶属”时刻寄存器的“主”时刻寄存器的相对相位。一个具有高分辨率和快速频率调整能力的频率同步器与系统时钟相连。当发现主时刻值和隶属时刻值的相位有变化时，频率同步器的输出小量调整，以回复这两个信号的相位。附图说明此专利技术的新颖性特征在随附的权利要求中有阐述。专利技术本身，以及优选实施例，更进一步的目的和优势可以在参考附图阅读示例性实施例的详细描述中看到。附图如下所示图1是带有非均匀存储访问结构(NUMA)的多处理器系统的图形表示，此专利技术可用在这个结构中。图2是NUMA结构中的多个节点，本专利技术可用在此结构中。图3所示为现有技术中传统的频率同步器。图4所示为传统的频率同步器中对应于即时相位误差的即时频率误差的曲线图。图5所示为此专利技术中优选实施例的频率同步器。图6所示为基于该专利技术优选实施例的三级频率调节器。图7所示为该专利技术的优选实施例中的动态分频器的详细电路。图8所示为依据此专利技术的优选实施例作为时间的函数的相位和频率调整图表。具体实施例方式参阅上述附图，特别是参考图1--带有非均匀存储访问结构(NUMA)的多处理器系统的图形表示。这个简化的图形展示了一个系统带有三个节点100、120和140。节点100包含有四个CPU(102、104、106、108)，本地存储器110，输入/输出通道112，通讯通道114。节点120包含有四个CPU(122、124、126、128)，本地存储器130，输入/输出通道132，通讯通道134。节点140包含有四个CPU，(142、144、146、148)，本地存储器150，输入/输出通道152，通讯通道154。外部磁盘驱动器156与输入/输出通道152相连。节点利用高速通道116和136相互连接。这个系统只包括一个地址空间，此地址空间由内存库110，130，150组成。CPU访问它的本地内存库(例如CPU102访问内存110)会非常快，这是因为这个访问不需要使用节点之间的连接通道116或者136。通过CPU访问远内存库(例如CPU102访问内存130)会比较慢，这是因为数据必须通过通讯通道116传送。本领域中普通的技术人员理解可以改变图1描述的硬件部分。例如，节点可以放在超立方网络中，此时节点数是2的N次方，并且每个节点与N个其他节点相连。例如，在带有16个节点的超立方网络中，每个节点与4个其它节点相连。图1描述的例子没有这么复杂，并且不对目前专利技术的结构进行制。图1只是一个例子，而不是作为当前专利技术程序的一个结构限制提出来的。在一个NUMA系统中处理器类型是同类的，但是当前的专利技术也可用于异种机系统，异种机系统中不同种类的处理器或计算机都是多处理器计算机环境的组成部分。假设这些分布处理器没有共享时钟，因此会出现如图2所示的相对频率移位。图2是NUMA结构中多节点的图形描述，如图1结构所示。n个节点分别标号为节点1、节点2……直到节点n-2、节点n-1。每个节点都有独立的频率源表示为f0到fn-1。这些频率源用来产生储存在时刻(TOD)寄存器中的时标。因为这些节点有各自独立的时钟，即使这些时标精确地在同一时间启动，它们最终仍会偏移并请求再同步。尽管这些节点在结构上相似，但是需要指定其中一个作为主节点，此图中节点0为主节点，其他的节点是隶属节点，隶属节点的时刻须与主节点的时刻重新同步。在节点之间产生尽可能小的“周期滑动”的精确频率发生是很重要的。所需要的频率发生系统能动态地对系统时钟频率进行优化调整，以改变时刻寄存器的值。图3所示为在现有技术中使用的传统频率同步器。参考频率302输入到锁相环。分频器304对参考频率K2分频(K2是整数，K2＝1、2……N2)。分频器304的输出送到相位探测器306。其他相位探测器的输入量将在下文讨论。相位探测器306的输出送到充电装置308。充电装置308在相位误差存在的时间段内产生一电流，该电流经电容器C1310积分，产生一个电压Vc，将此电压输给压控振荡器(vco)312。vco的输出是来自于电路的频率输出，等于(k1/k2)fref。此信号输入给分频器316，将fout进行K1分频，K1是整数，范围从1，2……直到N1。稳态时分频器316的输出等于fref/k2，并且是相位探测器306的第二次输入。至此，反馈环结束。因为两次给相位探测器306的输入都等于fref/k2，所以相位探测器306可以观测到任何一个频率的移动，并且通过充电装置308送给压控振荡器312，导致fout调整回同步值(k1/k2)fref。k1和k2的值必须是固定不变的，以避免由锁相环失步频率引起的周期滑动。fout的值等于(k1/k2)fref。通过给k1和k2赋不同的整数值，以输入频率为基础来同步输出频率。但是如后文所述，这些值不能动态改变。图4所示为对应于即时相位误差的即时频率误差曲线本文档来自技高网...

【技术保护点】
在多处理器的数据处理系统中，用来对由本地时钟为多个节点增加的计数进行同步的方法，此方法包括：在多个节点中指定一个主节点，其中其余的节点指定为隶属节点；确定在与由隶属节点的时钟信号增加的计数器相关联的相位和与由主节点的本地时钟信号增加的计数器相关联的相位之间的相位差；观测与主节点关联的相位和与隶属节点关联的相位之间相差变化的走向；并且调整隶属节点的时钟频率，使得与隶属节点关联的相位和与主节点关联的相位之间的相差改变原来的走向。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：戴维W伯尔斯特勒，马克E迪恩，吴界雄，安德鲁C齐默尔曼，
申请(专利权)人：国际商业机器公司，
类型：发明
国别省市：US[美国]