低电流时钟检测器制造技术

本发明专利技术提供一种能工作在非常低电流和功率下的时钟检测器。这个检测器还可以检测具有非常小幅度的输入时钟信号，检测时钟输入存在。按照本发明专利技术的一个实施例，时钟检测器包括组成为接收输入时钟信号的输入电路；组成为接收输入时钟信号并提供偏置电压的偏置电路；和组成为接收偏置电压并响应于输入时钟信号提供转换信号用于转换输出电路产生输出时钟信号的转换电路。输入时钟信号可以具有小的幅度并且输出时钟信号具有全幅度。（*该技术在2022年保护过期，可自由使用*）

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术一般涉及电子电路，并且更具体地涉及时钟检测器。
技术介绍
时钟检测器在许多应用中用于检测时钟信号。常规时钟检测器是利用标准CMOS反向器构成的。但是，这些CMOS反向器不能检测具有小振幅的信号，并且，它们消耗相当数量的电能。具有差分输入端对的差分放大器也被用作检测小信号的时钟检测器，但是，它们还是，消耗太多的电能。在典型的应用中，便携装置(例如，膝上和手提电脑)中使用PLL(锁相环)检测输入的时钟信号，“唤醒”装置中的电路，使电路进行工作准备。在这些装置中，时钟检测器的低功耗是非常重要的。但是，这些常规时钟检测器在等待输入的时钟信号时，一般消耗大量的电流和功率，导致便携装置中的电源使用效率非常低。因此，存在着要求在低电流和低功率下工作的时钟检测器的需求。
技术实现思路
本专利技术提供一种可以工作在非常低的电流和功率下的时钟检测器。这种检测器还可以检测具有非常小的幅度的输入时钟信号，检测时钟输入的存在。按照本专利技术的一个实施例，时钟检测器包括组成为接收输入时钟信号的输入电路；连接到输入电路的偏置电路，它构成为接收输入时钟信号和提供偏置电压；和连接到偏置电路的转换电路，该电路组成为接收偏置电压并响应输入时钟信号，提供一个转换信号用于转换输出电路产生一个输出时钟信号。按照本专利技术的另外的实施例，该时钟检测器还包括一个连接到偏置电路的输出电路，该电路组成为接收转换信号并响应转换信号产生输出时钟信号。在这个实施例中，输入时钟信号具有小的幅度和输出时钟信号具有全幅度。通过参照如下结合附图的描述和权利要求书，本专利技术的其它各目的和成就将变得显而易见，同时能更充分理解专利技术。附图说明参照各个附图并通过例举的方式予以本专利技术更详细的解释，其中图1表示按照本专利技术的一个实施例的低电流时钟检测器；图2A-2C表示在图1的实施例的各种电压信号；图3表示图1所示实施例的低电流时钟检测器的示意图；和图4表示在计算机系统中本专利技术的一种应用。在所有附图中，相同标号表示相似或对应的特征或者功能。具体实施例方式图1表示按照本专利技术的一个实施例的低电流时钟检测器。在图1中，时钟检测器10包括输入电路16、偏置电路20、转换电路26、和输出电路30。输入电路包括一对电容42和44，这对电容分别经信号线48和49连接到偏置电路20。偏置电路20包括两个晶体管52和56，组成为每一个起到二极管的作用。晶体管52和56经偏置电阻50互相连接。这些晶体管还被分别连接到偏置电阻62和66，这些电阻被分别连接到信号线48和49。偏置电路20经信号线58和59连接到转换电路26。转换电路26包括晶体管62和66；并具有经信号线68连接到输出电路30的输出端。输出电路30包括反相器31，经信号线78给诸如低通滤波器(未示出)之类的时钟检测电路提供输出时钟信号V0。在工作中，偏置电路20给晶体管52和56的栅极提供偏置电压。更具体地，当没有输入电压馈送时，偏置电路20经信号线58馈送Vdd-VT的第一偏置电压给晶体管52的栅极并经信号线59馈送第二偏置电压VT给晶体管56的栅极。VT是晶体管的阈值电压并且一般是约0.7V。在转换电路26中通过偏置晶体管52和56的栅极，这两个晶体管被保持在接近“导通”的状态。因此，具有非常小幅度的输入信号将激活晶体管52和56。因为这些器件被保持在非常小的电流下，时钟检测器10在非常低的功率下工作并消耗少量电流。如图2A所示，当输入时钟信号Vi，馈送到输入电路16时，根据取决于输入时钟信号的电压值，晶体管62和66被接通/关断。转换电路26经信号线68输出转换电压VS给反相器31。VS值偏置电压上下起伏值，如图2B所示。转换电压VS转换反相器31接通/关断，使得输出时钟信号V0或高或低，如图2C所示。然后输出时钟信号V0经信号线78将被发送到时钟检测电路。与输入信号VS相比，输出时钟信号V0是一个较强的信号，并且具有近似Vdd的全幅度信号。在这个实施例中，即使输入时钟信号Vi具有小的幅度(例如，低于约200mV的值)，但仍然能够由时钟检测器10进行检测。在本专利技术的具体实施例中，晶体管52和56的栅极宽度的比率是2∶2；晶体管62和66的栅极宽度的比率是2∶1；并且在反相器31中的各晶体管的栅极宽度的比率是4∶2。图3表示图1所示实施例的低电流时钟检测器的示意图。如图3所示，电容42和46是由两个MOS晶体管利用它们互连的源和漏极实现的。这对于使用原型设计(prototype)工艺是方便的，但是不仅这样一种方法实现电容。图4表示本专利技术在计算机系统100中的应用，该系统包括处理器110、存储器模块114和时钟发生电路118。存储器模块包括存储器芯片124和时钟缓冲器，例如零-延迟缓冲器128，在该缓冲器中包含本专利技术的时钟检测器10。时钟发生电路118经缓冲器128馈送时钟给处理器110和存储器模块114。缓冲器128复制该时钟信号并分配时钟信号给存储器芯片124中的各存储器单元。在这个应用中，缓冲器128中的时钟检测器被用于检测是否有时钟信号来到，以便“唤醒”计算机系统中的存储器芯片124，为了在低功率模式以后允许系统返回到激活操作状态。因此，在系统处于非激活模式下等待时钟信号时，时钟检测器要求小的电流检测小幅度的时钟信号并消耗非常低的功率，这对便携系统是特别重要的。虽然本专利技术已经结合具体实施例进行了描述，但是十分显然，根据说明书的描述，对于本专业的技术人员而言，多种替换、修改和变化都是显而易见的。例如，虽然在本专利技术的上述实施例中使用了MOS晶体管，但是还可以使用诸如双极晶体管、或双极与MOS晶体管的组合。因此，我们将凡落入后附权利要求书的精神和范围的所有这些替换、修改和变化均纳入保护范围以内。权利要求1.一种时钟检测器，包括一个组成为接收输入时钟信号的输入电路(16)；一个连接到输入电路的偏置电路(20)，该电路被组成为接收输入时钟信号并提供偏置电压；和一个连接到偏置电路的转换电路(26)，该电路被组成为接收偏置电压并响应于输入时钟信号，提供转换信号，用于转换输出电路(30)，产生输出时钟信号。2.权利要求1的检测器，还包括连接到偏置电路的输出电路(30)，该电路被组成为接收转换信号并响应于转换信号产生输出时钟信号。3.权利要求2的检测器，其中，输入时钟信号具有小的幅度和输出时钟信号具有全幅度。4.权利要求1的检测器，其中，转换电路包括具有由偏置电压偏置栅极的一对晶体管(62、66)。5.权利要求4的检测器，其中，偏置电路提供偏置电压给转换电路，保持转换电路中的各个晶体管处于接近导通的状态。6.权利要求4的检测器，其中输入电路包括一对电容(42、46)，每个被耦合成在其一端接收输入时钟信号并在其另一端耦合到各晶体管之一的栅极，输入时钟信号转换导通/截止该各晶体管。7.权利要求4的检测器，其中，偏置电路包括一对二极管(52、56)、第一电阻(50)、第二电阻(62)、和第三电阻(66)，两个二极管经第一电阻被互相连接，第二电阻被连接到第一电阻的第一端和晶体管之一的栅极之间，第三电阻被连接到第一电阻的第二端和另一晶体管的栅极之间。8.一种时钟检测器，包括；一个组成为接收输入时钟信号的输入电路；一个连接到输入电路的偏置电路，该电路本文档来自技高网...

【技术保护点】
一种时钟检测器，包括：一个组成为接收输入时钟信号的输入电路（１６）；一个连接到输入电路的偏置电路（２０），该电路被组成为接收输入时钟信号并提供偏置电压；和一个连接到偏置电路的转换电路（２６），该电路被组成为接收偏置电压并响应于输 入时钟信号，提供转换信号，用于转换输出电路（３０），产生输出时钟信号。

【技术特征摘要】
【国外来华专利技术】...

【专利技术属性】
技术研发人员：JA维斯特，HG汉森，DW厄勒，
申请(专利权)人：皇家菲利浦电子有限公司，
类型：发明
国别省市：NL[荷兰]