【技术实现步骤摘要】
本专利技术提供一种锁相回路(phase-locked loop),特别指一种可重整形相位误差信号(phase error signal)的锁相回路及其相关方法。
技术介绍
锁相回路已被广泛地应用在数字电子仪器、信号遥测装置及通信技术中,在这些应用中,锁相回路是被大量地使用于时钟分配、恢复以及数据解调上。锁相回路主要是用来产生与一输入信号的频率相匹配的振荡频率。请参阅图1,图1为公知一基本锁相回路10的方块图。锁相回路10包含有一相位检测器(phase detector)12,用来接收一输入信号S1与一反馈信号S2并比较两者的相位差。相位检测器12会依据该相位差产生一相位误差信号(phase error signal)。锁相回路10还包含一频率检测器13,用来接收输入信号S1与反馈信号S2并比较两者的频率差以产生一频率差信号。一般来说,该相位误差信号为一脉冲信号,而脉冲的宽度是表示信号S1与S2的相位差大小。锁相回路10另包含一电荷泵(charge pump)14,用于产生和该相位误差信号或该频率差信号相应的电荷。由电荷泵14产生的电荷会使滤波器16产生一输出信 ...
【技术保护点】
【技术特征摘要】
【专利技术属性】
技术研发人员:何旭峰,徐哲祥,
申请(专利权)人:联发科技股份有限公司,
类型:发明
国别省市:
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。