【技术实现步骤摘要】
双路对称斜坡型模拟像素驱动电路及其驱动方法
[0001]本专利技术属于集成电路技术的硅基显示芯片电路应用领域，特别是涉及一种属于双路对称斜坡型模拟像素硅基显示驱动电路领域。
技术介绍
[0002]单晶硅平面器件制造技术分别与液晶(LCD，Liquid Crystal Display)技术、有机发光二极管(OLED，Organic Light
‑
Emitting Diode)技术等主动式或者被动式显示技术相融合，产生出各类硅基显示器，比如与液晶显示技术结合产生的硅基
‑
液晶
‑
玻璃的“三明治”结构式器件技术，该技术制造出一种新型的反射式LCD显示器件，它首先在单晶硅片上运用金属氧化物半导体(MOS，Metal Oxide Semiconductor)工艺制作包含有源寻址矩阵芯片的硅基板，然后镀上表面光洁的金属层既充当反射镜面又当作所谓像素输出电极，然后将硅基板与含有透明电极的玻璃基板保持数微米距离贴合，这里玻璃基板的透明电极成为所谓公共电极，最后在这个数微米距离中灌入液晶材...
【技术保护点】
【技术特征摘要】
1.双路对称斜坡型模拟像素驱动电路，其特征是：该电路由数字信号锁存器、计数器、使能数字信号比较器、正斜坡信号放大器、正斜坡信号传输门、像素正寻址存储电路、正模拟显示放大器、正模拟显示传输门、负斜坡信号放大器、负斜坡信号传输门、像素负寻址存储电路、负模拟显示放大器、负模拟显示传输门、像素输出电极电路以及显示数字信号输入总线、比较器复位信号线、正斜坡信号线、负斜坡信号线、斜坡偏置电压供给线、行寻址信号线、正偏置电压供给线、负偏置电压供给线、全局正显示正相信号线、全局正显示反相信号线、全局负显示正相信号线、全局负显示反相信号线、列显示正模拟信号线、列显示负模拟信号线共同构成，且有所述正斜坡信号线、所述正斜坡信号放大器、所述正斜坡信号传输门、所述列显示正模拟信号线、所述像素正寻址存储电路、所述正模拟显示放大器、所述正模拟显示传输门通过电学串联形成一路功能电路以处理由四段波形相连构建的正斜坡信号，且有所述负斜坡信号线、所述负斜坡信号放大器、所述负斜坡信号传输门、所述列显示负模拟信号线、所述像素负寻址存储电路、所述负模拟显示放大器、所述负模拟显示传输门通过电学串联形成另一路功能电路以处理由四段波形相连构建的负斜坡信号，且所述正模拟显示传输门和所述负模拟显示传输门均输出电平信号至所述像素输出电极电路，且所述数字信号锁存器的位数与所述计数器的位数相同，且还配置有：第2连接线、第5连接线、第6连接线、复位连接线、第1控制线、电源供给线、接地线，且所述数字信号锁存器通过所述第2连接线接收由所述显示数字信号输入总线传输的多位数字信号进行存储，且所述使能数字信号比较器通过所述第5连接线接收由所述计数器发送的多位计数数字信号、通过所述第6连接线接收由所述数字信号锁存器发送的多位存储数字信号、通过所述复位连接线接收由所述比较器复位信号线发送的复位电平信号、通过所述第1控制线向所述正斜坡信号传输门和所述负斜坡信号传输门发送控制电平信号。2.根据权利要求1所述的双路对称斜坡型模拟像素驱动电路，其特征是：所述正斜坡信号放大器配置有正斜坡放大偏置端、正斜坡放大输入端、正斜坡放大输出端，且所述正斜坡信号传输门配置有正斜坡传输控制端、正斜坡传输输入端、正斜坡传输输出端，且所述像素正寻址存储电路配置有像素正寻址控制端、像素正存储输入端、像素正存储输出端，且所述正模拟显示放大器配置有正显示放大偏置端、正显示放大输入端、正显示放大输出端，且所述正模拟显示传输门配置有正显示传输反相控制端、正显示传输正相控制端、正显示传输输入端、正显示传输输出端，且所述负斜坡信号放大器配置有负斜坡放大偏置端、负斜坡放大输入端、负斜坡放大输出端，且所述负斜坡信号传输门配置有负斜坡传输控制端、负斜坡传输输入端、负斜坡传输输出端，且所述像素负寻址存储电路配置有像素负寻址控制端、像素负存储输入端、像素负存储输出端，且所述负模拟显示放大器配置有负显示放大偏置端、负显示放大输入端、负显示放大输出端，且所述负模拟显示传输门配置有负显示传输反相控制端、负显示传输正相控制端、负显示传输输入端、负显示传输输出端，且所述像素输出电极电路配置有像素模拟信号输出电极，且所述使能数字信号比较器具备当通过所述复位连接线收到所述比较器复位信号线上传输的使能信号上升沿触发时向所述第1控制线输出高电平、当通过所述第6连接线从所述数字信号锁存器接收的数字信号与通过所述第5连接线从所述计数器接收的数字信号进行比较后且当这两个数字信号相同时向所述第1控制线输出低电平。
3.根据权利要求1所述的双路对称斜坡型模拟像素驱动电路，其特征是：所述正斜坡信号放大器由采用P型放大器偏置端充当所述正斜坡放大偏置端、P型放大器输入端充当所述正斜坡放大输入端、P型放大器输出端充当所述正斜坡放大输出端的PMOS型双管共漏放大器或者采用N型放大器偏置端充当所述正斜坡放大偏置端、N型放大器输入端充当所述正斜坡放大输入端、N型放大器输出端充当所述正斜坡放大输出端的NMOS型双管共漏放大器之一组成，且所述正斜坡放大偏置端与所述斜坡偏置电压供给线相连、所述正斜坡放大输入端与所述正斜坡信号线相连，且所述正斜坡信号传输门由采用第1模拟传输门控制端充当所述正斜坡传输控制端、第1模拟传输门输入端充当所述正斜坡传输输入端、第1模拟传输门输出端充当所述正斜坡传输输出端的第1模拟信号传输门构成，且所述正斜坡传输输入端与所述正斜坡放大输出端相连、所述正斜坡传输输出端与所述列显示正模拟信号线相连；所述负斜坡信号放大器由采用P型放大器偏置端充当所述负斜坡放大偏置端、P型放大器输入端充当所述负斜坡放大输入端、P型放大器输出端充当所述负斜坡放大输出端的PMOS型双管共漏放大器或者采用N型放大器偏置端充当所述负斜坡放大偏置端、N型放大器输入端充当所述负斜坡放大输入端、N型放大器输出端充当所述负斜坡放大输出端的NMOS型双管共漏放大器之一组成，且所述负斜坡放大偏置端与所述斜坡偏置电压供给线相连、所述负斜坡放大输出端与所述负斜坡信号线相连，且所述负斜坡信号传输门由采用第1模拟传输门控制端充当所述负斜坡传输控制端、第1模拟传输门输入端充当所述负斜坡传输输入端、第1模拟传输门输出端充当所述负斜坡传输输出端的第1模拟信号传输门构成，且所述负斜坡传输输入端与所述负斜坡放大输出端相连、所述负斜坡传输输出端与所述列显示负模拟信号线相连；其中所述第1模拟信号传输门由至少包含第3
‑
PMOS栅极、第3
‑
PMOS漏极、第3
‑
PMOS源极的第3
‑
PMOS管和至少包含第3
‑
NMOS栅极、第3
‑
NMOS漏极、第3
‑
NMOS源极的第3
‑
NMOS管以及至少包含第4
‑
PMOS栅极、第4
‑
PMOS漏极、第4
‑
PMOS源极的第4
‑
PMOS管和至少包含第4
‑
NMOS栅极、第4
‑
NMOS漏极、第4
‑
NMOS源极的第4
‑
NMOS管组成、且还配置有：电源供给线、接地线，且所述第4
‑
NMOS栅极、所述第4
‑
PMOS栅极、所述第3
‑
NMOS栅极相连构成所述第1模拟传输门控制端，且所述第4
‑
NMOS源极、所述第4
‑
PMOS漏极、所述第3
‑
PMOS栅极相互连接，且所述第4
‑
PMOS源极连接至所述电源供给线以及所述第4
‑
NMOS漏极连接至所述接地线、所述第3
‑
PMOS漏极和所述第3
‑
NMOS源极相连构成所述第1模拟传输门输入端、所述第3
‑
PMOS源极和所述第3
‑
NMOS漏极相连构成所述第1模拟传输门输出端。4.根据权利要求1所述的双路对称斜坡型模拟像素驱动电路，其特征是：所述像素正寻址存储电路由采用P型开关电容控制端充当所述像素正寻址控制端、P型开关电容输入端充当所述像素正存储输入端、P型开关电容输出端充当所述像素正存储输出端的PMOS型开关电容或者采用N型开关电容控制端充当所述像素正寻址控制端、N型开关电容输入端充当所述像素正存储输入端、N型开关电容输出端充当所述像素正存储输出端的NMOS型开关电容之一组成，且所述像素正寻址控制端与所述行寻址信号线相连、所述像素正存储输入端与所述列显示正模拟信号线相连，且所述正模拟显示放大器由采用P型放大器偏置端充当所述正显示放大偏置端、P型放大器输入端充当所述正显示放大输入端、P型放大器输出端充当所述正显示放大输出端的
PMOS型双管共漏放大器或者采用N型放大器偏置端充当所述正显示放大偏置端、N型放大器输入端充当所述正显示放大输入端、N型放大器输出端充当所述正显示放大输出端的NMOS型双管共漏放大器之一组成，且所述正显示放大输入端与所述像素正存储输出端相连、所述正显示放大偏置端与所述正偏置电压供给线相连；所述像素负寻址存储电路由采用P型开关电容控制端充当所述像素负寻址控制端、P型开关电容输入端充当所述像素负存储输入端、P型开关电容输出端充当所述像素负存储输出端的PMOS型开关电容或者采用N型开关电容控制端充当所述像素负寻址控制端、N型开关电容输入端充当所述像素负存储输入端、N型开关电容输出端充当所述像素负存储输出端的NMOS型开关电容之一组成，且所述像素负寻址控制端与所述行寻址信号线相连、所述像素负存储输入端与所述列显示负模拟信号线相连，且所述负模拟显示放大器由采用P型放大器偏置端充当所述负显示放大偏置端、P型放大器输入端充当所述负显示放大输入端、P型放大器输出端充当所述负显示放大输出端的PMOS型双管共漏放大器或者采用N型放大器偏置端充当所述负显示放大偏置端、N型放大器输入端充当所述负显示放大输入端、N型放大器输出端充当所述负显示放大输出端的NMOS型双管共漏放大器之一组成，且所述负显示放大输入端与所述像素负存储输出端相连、所述负显示放大偏置端与所述负偏置电压供给线相连。5.根据权利要求1所述的双路对称斜坡型模拟像素驱动电路，其特征是：所述正模拟显示传输门由采用第2模拟传输门正相控制端充当所述正显示传输正相控制端、第2模拟传输门反相控制端充当所述正显示传输反相控制端、第2模拟传输门输入端充当所述正显示传输输入端、第2模拟传输门输出端充当所述正显示传输输出端的第2模拟信号传输门构成，且所述正显示传输输入端与所述正显示放大输出端相连、所述正显示传输正相控制端与所述全局正显示正相信号线连接、所述正显示传输反相控制端与全局正显示反相信号线连接；所述负模拟显示传输门由采用第2模拟传输门正相控制端充当所述负显示传输正相控制端、第2模拟传输门反相控制端充当所述负显示传输反相控制端、第2模拟传输门输入端充当所述负显示传输输入端、第2模拟传输门输出端充当所述负显示传输输出端的第2模拟信号传输门构成，且所述负显示传输输入端与所述负显示放大输出端相连、所述负显示传输正相控制端与所述全局负显示正相信号线连接、所述负显示传输反相控制端与全局负显示反相信号线连接，其中所述第2模拟信号传输门由至少包含第5
‑
PMOS栅极、第5
‑
PMOS漏极、第5
‑
PMOS源极的第5
‑
PMOS管和至少包含第5
‑
NMOS栅极、第5
‑
NMOS漏极、第5
‑
NMOS源极的第5
‑
NMOS管组成，且所述第5
‑
PMOS漏极和所述第5
‑
NMOS源极相连构成所述第2模拟传输门输入端、所述第5
‑
NMOS漏极和所述第5
‑
PMOS源极相连构成所述第2模拟传输门输出端、所述第5
‑
PMOS栅极充当所述第2模拟传输门反相控制端、所述第5
‑
NMOS栅极充当所述第2模拟传输门正相控制端；且所述像素输出电极电路由所述像素模拟信号输出电极与周边相近但不发生接触且连接至所述接地线的导体之间形成的输出电极寄生电容器构建，且所述像素模拟信号输出电极充当所述输出电极寄生电容器的一个电极板、所述接地线充当所述输出电极寄生电容器的另一个电极板，
且所述像素模拟信号输出电极分别与所述负显示传输输出端和所述正显示传输输出端相连。6.根据权利要求3或4所述的双路对称斜坡型模拟像素驱动电路，其特征是：所述PMOS型双管共漏放大器由至少包含第1
‑
PMOS栅极、第1
‑
PMOS源极、第1
‑
PMOS漏极的第1
‑
PMOS管和至少包含第2
‑
PMOS栅极、第2
‑
PMOS源极、第2
‑
PMOS漏极的第2
‑
PMOS管构成，且所述第1
‑
PMOS栅极充当所述P型放大器偏置端、所述第2
‑
PMOS栅极充当所述P型放大器输入端、所述第1
‑
PMOS漏极与所述第2
‑
PMOS源极相连构成所述P型放大器输出端、所述第1
‑
PMOS源极连接至所述电源供给线、所述第2
‑
PMOS漏极连接至所述接地线；所述NMOS型双管共漏放大器由至少包含第1
‑
NMOS栅极、第1
‑
NMOS漏极、第1
‑
NMOS源极的第1
‑
NMOS管和至少包含第2
‑
NMOS栅极、第2
‑
NMOS漏极、第2
‑
NMOS源极的第2
‑
NMOS管构成，且所述第2
‑
NMOS栅极充当所述N型放大器偏置端、所述第1
‑
NMOS栅极充当所述N型放大器输入端、所述第2
‑
NMOS漏极与所述第1
‑
NMOS源极相连构成所述N型放大器输出端、所述第1
‑
NMOS漏极连接至所述电源供给线、所述第2
‑
NMOS源极连接至所述接地线。7.根据权利要求4所述的双路对称斜坡型模拟像素驱动电路，其特征是：所述PMOS型开关电容由至少包含第6
‑
PMOS栅极、第6
‑
PMOS漏极、第6
‑
PMOS源极的第6
‑
PMOS管和至少包含MIM电容上极板、MIM电容下极板的MIM电容器构成，且所述第6
‑
PMOS栅极充当所述P型开关电容控制端、所述第6
‑
PMOS源极充当所述P型开关电容输入端、所述第6
‑
PMOS漏极与所述MIM电容上极板相连构成所述P型开关电容输出端、所述MIM电容下极板连接至所述接地线；所述NMOS型开关电容由至少包含第6
‑
NMOS栅极、第...
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。