检测时钟异常的电路及方法、时钟电路、芯片和雷达技术

技术编号:34134553 阅读:29 留言:0更新日期:2022-07-14 16:17
本申请涉及一种检测时钟异常的电路及方法、时钟电路、芯片和雷达,该检测时钟异常的电路包括:第一时钟频率确定单元,被配置为确定接收的第一时钟信号的第一时钟频率;参考量确定单元,被配置为确定与第一时钟信号对应的参考量,参考量是基于第二时钟信号和/或时间戳来确定的;时钟异常检测单元,分别与第一时钟频率确定单元和参考量确定单元相连,被配置为基于第一时钟频率和参考量对第一时钟信号进行异常检测。本申请能提升时钟信号的可靠性,进而提升用户的人身安全和财产安全。进而提升用户的人身安全和财产安全。进而提升用户的人身安全和财产安全。

【技术实现步骤摘要】
检测时钟异常的电路及方法、时钟电路、芯片和雷达


[0001]本申请涉及计算机
,尤其涉及一种检测时钟异常的电路及方法、时钟电路、芯片和雷达。

技术介绍

[0002]随着计算机技术、信息技术等的快速发展,电路在用户的日常生活和工作中起到越来越重要的作用。时钟信号在电路中可以扮演计时器的角色,保证相关的电子组件得以同步运作,进而实现电路的预设功能。
[0003]以自动驾驶技术为例,雷达能够采集环境信息,以便自动驾驶的决策系统采取与环境信息相适配的驾驶策略,如避障等。雷达的主控芯片的时钟产生单元负责给主控芯片和至少部分功能电路提供工作需要的时钟信号。因而,该时钟信号是多个数字电路功能所依赖的重要信号。申请人发现,时钟产生单元在物理上可能会因为制造或者老化等因素失效,或者时钟产生单元被黑客攻击或控制,导致雷达功能异常,无法保障用户的人身安全和财产安全。

技术实现思路

[0004]为解决或部分地解决相关技术中存在的问题,本申请提供一种检测时钟异常的电路及方法、时钟电路、芯片和雷达,能够检测时钟异常,提升时钟信号的可靠性,进而本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种检测时钟异常的电路,其特征在于,包括:第一时钟频率确定单元,被配置为确定接收的第一时钟信号的第一时钟频率;参考量确定单元,被配置为确定与所述第一时钟信号对应的参考量,所述参考量是基于第二时钟信号和/或时间戳来确定的;时钟异常检测单元,分别与所述第一时钟频率确定单元和所述参考量确定单元相连,被配置为基于所述第一时钟频率和所述参考量对所述第一时钟信号进行异常检测。2.根据权利要求1所述的电路,其特征在于,所述参考量确定单元包括以下至少一种:第一参考时间段确定电路,被配置为确定第一参考时间段,所述第一参考时间段是第二时钟信号的脉冲数量达到第一计数值的时间段;第二参考时间段确定电路,被配置为确定第二参考时间段,其中,所述第二参考时间段是两个数据包各自的时间戳之间的时间段。3.根据权利要求2所述的电路,其特征在于,所述第一时钟频率确定单元包括第一计数器,与所述时钟异常检测单元相连,被配置为在所述第一参考时间段内对所述第一时钟信号进行脉冲计数,得到第二计数值,并且将所述第二计数值传输至所述时钟异常检测单元。4.根据权利要求3所述的电路,其特征在于,所述第一参考时间段确定电路包括:第二计数器,与所述时钟异常检测单元相连,被配置为响应于第一使能信号,对所述第二时钟信号进行脉冲计数直至达到预设的第一计数值,并且将所述第一计数值传输至所述时钟异常检测单元,以及输出计数完成信号;计数控制单元,分别与所述第一计数器和所述第二计数器相连,被具体配置为输出所述第一使能信号给所述第一计数器和所述第二计数器;以及响应于所述计数完成信号向所述第一计数器输出终止计数指令,并且向所述时钟异常检测单元发送第二使能信号。5.根据权利要求4所述的电路,其特征在于:所述计数控制单元包括延时控制电路;和/或所述时钟异常检测单元包括第一计数值比较器,所述第一计数值比较器被配置为比较计数差值与第一预设差值阈值,和/或比较所述计数差值与第二预设差值阈值,以对所述第一时钟信号进行异常检测,其中,所述计数差值是所述第一计数值和所述第二计数值之间的差值,所述第一预设差值阈值和所述第二预设差值阈值不同。6.根据权利要求5所述的电路,其特征在于,还包括:第一参考时间段配置单元,与所述第一计数值比较器相连,被配置为存储第一预设差值阈值和/或第二预设差值阈值,并且将所述第一预设差值阈值和/或所述第二预设差值阈值传输给所述第一计数值比较器。7.根据权利要求4所述的电路,其特征在于,所述第一参考时间段确定电路还包括:第二时钟产生单元,与所述第二计数器相连,被配置为向所述第二计数器输出所述第二时钟信号。8.根据权利要求3所述的电路,其特征在于,所述第二参考时间段确定电路包括:时间解包单元,与第一网络相连,被配置为对来自所述第一网络的数据包进行解析,得到所述时间戳,所述第一网络传输的数据包具有所述时间戳。9.根据权利要求8所述的电路,其特征在于,所述时钟异常检测单元包括第二计数值比较器,所述第二计数值比较器包括缓存单元,所述缓存单元被配置为响应于所述第二计数
值比较器接收到所述时间戳,存储第二计数值,所述第二计数值来自所述第一计数器。10.根据权利要求8所述的电路,其特征在于,还包括:第二参考时间段...

【专利技术属性】
技术研发人员:廖裕民臧军领杨岳青
申请(专利权)人:深圳市速腾聚创科技有限公司
类型:发明
国别省市:

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1