移位暂存器与使用其的移位暂存器组制造技术

一种移位暂存器与使用其的移位暂存器组，此移位暂存器包括开关电路、闩锁电路与反相电路。在本发明专利技术中，移位暂存器组将两种移位暂存器电路交互连接，可输入两个脉冲信号与一个起始脉冲信号来控制其输出波形，且当级的输出还可用来控制下一级移位暂存器的开启时间。另外，可将电路驱动信号从动态（ｄｙｎａｍｉｃ）改为稳态（ｓｔａｔｉｃ），使得电路的信号在更确定为“０”与“１”的状态下才动作，不会受信号的上升或下降时间所影响，使电路在较稳定的状态下动作。

【技术实现步骤摘要】

本专利技术是有关于一种移位暂存器，且特别是有关于一种将电路驱动信号由动态改变为稳态，使电路在信号为0或1的状态下动作的移位暂存器与移位暂存器组。
技术介绍
在目前所使用的PMOS(P型金属氧化物半导体)移位暂存器中，其驱动信号为动态的，使得电路无法正确的在信号为0或1时才动作，而且在信号上升或下降的时间内，都可能会对电路有所影响，使得暂存器电路可能做出不正确的动作。另外，由于移位暂存器的驱动信号为动态，对目前元件制成技术来说，有一定的风险存在。请参照图7，其是绘示已知的移位暂存器组的电路方块图。在图7中，移位暂存器组700包括移位暂存器702、712、722与732。每一移位暂存器各自包括第一输入端704、714、724与734，以及第二输入端706、716、726与736。在已知的技术中，移位暂存器702、712、722与732是以一NMOS晶体管与一PMOS晶体管组合而成的CMOS作成。请接着参照图8，其绘示已知的一种移位暂存器的电路图。在市售的移位暂存器，其可如图8中的移位暂存器800(SONY公司的产品)。在移位暂存器800中，其是以上述提到的CMOS制成(晶体管P1与N1)，而且也包括反或闸X1、重置晶体管P2与反相器X2、X3、X4、X5、X6、X7。在图8中，移位暂存器800是接收第一输入信号、第二输入信号与脉冲信号，并根据第一输入信号与第二输入信号决定是否导通晶体管P1与N1。然后再经过反相器X3至X7运算后，由X5输出一输出信号。综合以上所述，已知的移位暂存器由于其驱动信号为动态的，使得电路无法正确的在信号为0或1时才动作，而且在信号上升或下降的时间内，都可能会对电路有所影响，使得暂存器电路可能做出不正确的动作。
技术实现思路
因此本专利技术的目的在提供一种移位暂存器，其将动态驱动信号，改变为稳态的驱动信号，使移位暂存器电路确定在“0”与“1”的情况下才动作。本专利技术的再一目的是提供一种移位暂存器组，其是由两种不同结构的移位暂存器交叉串联而成，以使得电路在较稳定的状态下工作，且只需输入二个脉冲信号。本专利技术的再一目的是提供一种移位暂存器组，其是由相同结构的移位暂存器组成，以使得电路在较稳定的状态下工作，且只需输入二个脉冲信号。本专利技术提出一种移位暂存器，此移位暂存器包括开关电路、闩锁电路与反相电路。此移位暂存器的开关电路包括复数个晶体管组成，此开关电路具有第一输出端与第二输出端，并在所接收的起始脉冲信号与输出信号二者中有一为低电位时，将所接收的第一脉冲信号与第二脉冲信号分别输出至对应的开关电路的第一输出端与第二输出端。其次，闩锁电路具有第一输入端、第二输入端、第一输出端与第二输出端，闩锁电路的第一输入端耦接至开关电路的第一输出端，闩锁电路的第二输入端耦接至开关电路的第二输出端，用以决定闩锁第一脉冲信号或第二脉冲信号。反相电路具有第一输入端、第二输入端与输出端，反相电路的第一输入端耦接至闩锁电路的第一输出端，反相电路的第二输入端耦接至闩锁电路的第二输出端，由反相电路的输出端输出输出信号，该输出信号为由反相电路的第一输入端所输入的信号经反相后的输出信号。其中，第一脉冲信号与起始脉冲信号为同相，而与第二脉冲信号反相。在本专利技术的一较佳实施例中，上述闩锁电路包括第一闩锁单元与第二闩锁单元。其第一闩锁单元具有正输入端、负输入端与输出端。第一闩锁单元的正输入端耦接至开关电路的第一输出端，第一闩锁单元的负输入端耦接至开关电路的第二输出端，第一闩锁单元的输出端耦接至第一闩锁单元的负输入端。而第二闩锁单元同样具有正输入端、负输入端与输出端。第二闩锁单元的正输入端耦接至第一闩锁单元的输出端，第二闩锁单元的负输入端耦接至第二闩锁单元的的输出端，第二闩锁单元的输出端耦接至第一闩锁单元的正输入端。其中，闩锁电路的第一输出端是为第一闩锁单元的输出端，闩锁电路的第二输出端是为第二闩锁单元的输出端。在本专利技术的一较佳实施例中，上述闩锁电路是于第一脉冲信号为逻辑低电位时，闩锁第一脉冲信号，而于第一脉冲信号为逻辑高电位时，闩锁第二脉冲信号。在本专利技术之一较佳实施例中，上述闩锁电路更可具有另一种组合，其包括第一闩锁单元与第二闩锁单元。其第一闩锁单元具有正输入端、负输入端与输出端。第一闩锁单元的正输入端耦接至开关电路的第二输出端，第一闩锁单元的负输入端耦接至开关电路的第一输出端，第一闩锁单元的输出端耦接至第一闩锁单元的负输入端。第二闩锁单元同样具有正输入端、负输入端与输出端。第二闩锁单元的正输入端耦接至第一闩锁单元的输出端，第二闩锁单元的负输入端耦接至第二闩锁单元的输出端，第二闩锁单元的输出端耦接至第一闩锁单元的正输入端。其中，闩锁电路的第一输出端是为第一闩锁单元的输出端，闩锁电路的第二输出端是为第二闩锁单元的输出端。在本专利技术的一较佳实施例中，上述闩锁电路是于第二脉冲信号为逻辑低电位时，闩锁第二脉冲信号，而于第二脉冲信号为逻辑高电位时，闩锁第一脉冲信号。在本专利技术的一较佳实施例中，上述开关电路包括第一晶体管、第二晶体管、第三晶体管与第四晶体管。第一晶体管的源极端耦接至第一脉冲信号的信号源，第一晶体管的栅极端耦接至反相电路的输出端，以接收与根据输出信号决定是否导通第一晶体管。第二晶体管的源极端耦接至第一晶体管的漏极端，且第二晶体管的栅极端耦接至起始脉冲信号的信号源，以接收与根据起始脉冲信号决定是否导通该第二晶体管。第三晶体管的源极端耦接至第二脉冲信号的信号源，第三晶体管的栅极端耦接至起始脉冲信号的信号源，以接收与根据起始脉冲信号决定是否导通第三晶体管。第四晶体管的漏极端耦接至第二脉冲信号的信号源，第四晶体管的源极端耦接至第三晶体管的漏极端，第四晶体管的栅极端耦接至反相电路的输出端，以接收与根据输出信号决定是否导通第四晶体管。其中，第二晶体管的源极端是为开关电路的第一输出端，且第三晶体管的漏极端是为开关电路的第二输出端。在本专利技术的一较佳实施例中，上述反相电路包括奇数个反相单元，且这些反相单元中的任一个包括第一P型晶体管与第二P型晶体管。第一P型晶体管的漏极端耦接至高电位，第一P型晶体管的栅极端接收第一输入信号，并根据第一输入信号决定是否导通第一P型晶体管。第二P型晶体管的漏极端耦接至第一P型晶体管的源极端，第二P型晶体管的源极端耦接至低电位，第二晶体管的栅极端接收第二输入信号，并根据第二输入信号决定是否导通第二P型晶体管。其中，任一个反相单元是以导通的为第一P型晶体管或第二P型晶体管，以决定输出为逻辑高电位或逻辑低电位。本专利技术提出一种移位暂存器组，此移位暂存器组是接收第一脉冲信号、第二脉冲信号与起始脉冲信号。且移位暂存器组包括第一移位暂存器与第二移位暂存器。其第一移位暂存器具有第一输入端、第二输入端、起始脉冲信号端以及输出端。第一移位暂存器的第一输入端接收第一脉冲信号，第一移位暂存器的第二输入端接收第二脉冲信号，第一移位暂存器的起始脉冲信号端接收起始脉冲信号，并根据第一脉冲信号、第二脉冲信号与起始脉冲信号输出第一输出信号。而第二移位暂存器同样具有第一输入端、第二输入端、起始脉冲信号端以及输出端。第二移位暂存器的第一输入端接收第一脉冲信号，第二移位暂存器的第二输入端接收第二脉冲信号，第二移位暂存器的起始脉冲信号端接收第一输出信号，并根据本文档来自技高网...

【技术保护点】
一种移位暂存器，其特征在于，包括：一开关电路，包括复数个晶体管，该开关电路具有一第一输出端与一第二输出端，并接收一起始脉冲信号、一第一脉冲信号与一第二脉冲信号，并在所接收的该起始脉冲信号与该暂存器之一输出信号二者中有一为低电位时，将 所接收的该第一脉冲信号与该第二脉冲信号分别输出至对应的该开关电路的该第一输出端与该第二输出端；一闩锁电路，具有一第一输入端、一第二输入端、一第一输出端与一第二输出端，该闩锁电路的该第一输入端耦接至该开关电路的该第一输出端，该闩锁电路 的该第二输入端耦接至该开关电路的该第二输出端，用以闩锁该第一脉冲信号与该第二脉冲信号其中之一；以及一反相电路，具有一第一输入端、一第二输入端与一输出端，该反相电路的该第一输入端耦接至该闩锁电路的该第一输出端，该反相电路的该第二输入端 耦接至该闩锁电路的该第二输出端，用以由该反相电路的该输出端输出该暂存器的该输出信号，该输出信号为一与该反相电路的该第一输入端所输入的信号反相的信号；其中，该第一脉冲信号与该起始脉冲信号为同相，该第一脉冲信号与该第二脉冲信号为反相。

【技术特征摘要】

【专利技术属性】
技术研发人员：林是钦，林孝义，
申请(专利权)人：统宝光电股份有限公司，
类型：发明
国别省市：71[中国|台湾]