本申请公开了一种基于FPGA的证券信息高速处理系统、方法及存储介质，用以解决如下技术问题：如何实现高速处理证券信息。系统包括：硬件板卡；硬件板卡包括PCB板、FPGA芯片与外围电子器件，FPGA芯片与外围电子器件设置于PCB板上；FPGA芯片由若干不同功能的应用工程模块组成，用于接收证券信息中央交换机发送的原始证券信息、对原始证券信息进行处理以及将证券信息处理结果发送至PC端进行展示。本申请通过合理的应用FPGA芯片的高速数据处理能力，通过硬件实现对证券信息处理，极大的提高了信号解码和处理传输速率，解决了传统证券行业存在的软件信息处理速率低下以及证券交易实时变化数据处理滞后的问题。数据处理滞后的问题。数据处理滞后的问题。
【技术实现步骤摘要】
一种基于FPGA的证券信息高速处理系统、方法及存储介质
[0001]本申请涉及FPGA应用
，尤其涉及一种基于FPGA的证券信息高速处理系统、方法及存储介质。
技术介绍
[0002]当前，金融行业体系逐渐成型，金融科技信息化浪潮蓬勃兴起，越来越多的人投身于证券交易领域，庞大的用户群体和交易流量也为现有的证券交易行业带来了挑战。作为证券交易的重要组成部分，证券信息高速处理一直都备受相关领域研究者关注。
[0003]传统的证券信息处理往往通过软件实现，然而计算机软件处理方式在证券信息处理速度方面具有难以突破的狭隘性，在“全民证券”这一社会背景下，由于证券信息处理速率低下，实时变化的证券数据势必会引发信息获取滞后，严重影响到用户证券交易体验。因此，如何实现高速处理证券信息成为亟待解决的技术问题。
技术实现思路
[0004]本申请实施例提供了一种基于FPGA的证券信息高速处理系统、方法及存储介质，用以解决如下技术问题：如何实现高速处理证券信息。
[0005]第一方面，本申请实施例提供了一种基于FPGA的证券信息高速处理系统，其特征在于，系统包括：硬件板卡；硬件板卡包括PCB板、FPGA芯片与外围电子器件，FPGA芯片与外围电子器件设置于PCB板上；FPGA芯片由若干不同功能的应用工程模块组成，用于接收证券信息中央交换机发送的原始证券信息、对原始证券信息进行处理以及将证券信息处理结果发送至PC端进行展示。
[0006]在本申请的一种实现方式中，FPGA芯片包括：数据接收模块、数据仲裁模块、证券消息解码模块、Fast数据切分模块、Fast数据并串转换模块、Fast数据解码模块、PCIe转换模块、数据发送模块。
[0007]在本申请的一种实现方式中，外围电子器件包括：网口、DDR4存储器、PCIe输出端口；其中，网口用于证券信息高速处理系统与证券信息中央交换机通过网线建立通信连接，DDR4存储器用于存储不同类型证券信息对应的解码仲裁信息，PCIe输出端口用于证券信息高速处理系统与PC端通过PCI
‑
E总线建立通信连接。
[0008]在本申请的一种实现方式中，数据接收模块用于接收证券信息中央交换机发送的原始证券信息，并将原始证券信息发送至数据仲裁模块；数据仲裁模块用于判断输入的原始证券信息的格式是否正确，并在确定格式正确的情况下将原始证券信息发送至证券消息解码模块；证券消息解码模块用于将输入的原始证券信息解码为64位并行Fast证券消息数据，并将64位并行Fast证券消息数据发送至Fast数据切分模块；Fast数据切分模块用于将输入的64位并行Fast证券消息数据拆分为连续的8位Fast证券数据，并将8位Fast证券数据发送至Fast数据并串转换模块；Fast数据并串转换模块用于将输入的8位Fast数据转换为连续串行数据，并将连续串行数据发送至Fast数据解码模块；Fast数据解码模块用于确定
连续串行数据的数据类型，并基于连续串行数据的数据类型读取DDR4存储器中对应的解码仲裁信息，以对连续串行数据进行解码，获得解码结果；PCIe转换模块用于将Fast数据解码模块发送的解码结果转换为PCIe格式；数据发送模块用于将PCIe格式的解码结果发送至PC端。
[0009]在本申请的一种实现方式中，外围电子器件还包括：电源接口、电源芯片、时钟芯片；其中，电源接口用于为硬件板卡进行供电，电源芯片用于控制硬件板卡的供电，时钟芯片用于控制各种信号的持续时间。
[0010]第二方面，本申请实施例还提供了一种基于FPGA的证券信息高速处理方法，其特征在于，应用于证券信息高速处理系统，方法包括：接收证券信息中央交换机发送的原始证券信息，并判断输入的原始证券信息的格式是否正确；在确定原始证券信息的格式正确的情况下，对原始证券信息进行解码，以获得64位并行Fast证券消息数据，并将64位并行Fast证券消息数据拆分为连续的8位Fast证券数据；对8位Fast数据转换进行转换，以获得连续串行数据，并基于连续串行数据的数据类型确定对应的解码仲裁信息；对连续串行数据进行解码，以获得解码结果，并将解码结果发送至PC端。
[0011]在本申请的一种实现方式中，在接收证券信息中央交换机发送的原始证券信息之前，方法还包括：在PC端安装上位机软件，并基于上位机软件运行对应的证券信息高速处理工程，以获得bit文件；将bit文件通过JTAG数据线，烧写至FPGA芯片中。
[0012]在本申请的一种实现方式中，判断输入的原始证券信息的格式是否正确，具体包括：基于预设的证券信息格式，对原始证券信息进行匹配，以完成第一次格式判断；在第一次判断确定原始证券信息的格式不正确的情况下，基于预设的证券信息格式，对原始证券信息进行再次匹配，以完成第二次格式判断；在第二次判断确定原始证券信息的格式不正确的情况下，生成原始证券信息格式错误信息，并将错误信息发送至PC端。
[0013]在本申请的一种实现方式中，在对连续串行数据进行解码，以获得解码结果之后，方法还包括：基于预设的PCIe格式转换规则，将解码结果转换为PCIe格式。
[0014]第三方面，本申请实施例还提供了一种基于FPGA的证券信息高速处理的非易失性计算机存储介质，存储有计算机可执行指令，其特征在于，计算机可执行指令设置为：接收证券信息中央交换机发送的原始证券信息，并判断输入的原始证券信息的格式是否正确；在确定原始证券信息的格式正确的情况下，对原始证券信息进行解码，以获得64位并行Fast证券消息数据，并将64位并行Fast证券消息数据拆分为连续的8位Fast证券数据；对8位Fast数据转换进行转换，以获得连续串行数据，并基于连续串行数据的数据类型确定对应的解码仲裁信息；对连续串行数据进行解码，以获得解码结果，并将解码结果发送至PC端。
[0015]本申请实施例提供的一种基于FPGA的证券信息高速处理系统、方法及存储介质，针对传统证券行业存在的软件信息处理速率低下以及证券交易实时变化数据处理滞后问题，合理的应用了FPGA芯片的高速数据处理能力，通过硬件实现对证券信息处理。该系统通过将输入的原始证券信息进行高速转换，并根据不同证券类型进行解码，最后将证券信息处理结果发送至PC端。本申请采用的FPGA芯片信号解码和处理传输速率更高，基于FPGA的证券信息高速处理系统传输时延仅为传统软件处理方式的千分之一，证券信息高速处理周期更是低至纳秒级别。
附图说明
[0016]此处所说明的附图用来提供对本申请的进一步理解，构成本申请的一部分，本申请的示意性实施例及其说明用于解释本申请，并不构成对本申请的不当限定。在附图中：
[0017]图1为本申请实施例提供的一种基于FPGA的证券信息高速处理系统结构示意图；
[0018]图2为本申请实施例提供的一种证券信息高速处理系统FPGA芯片模块组成结构示意图；
[0019]图3为本申请实施例提供的一种基于FPGA的证券信息高速处理方法流程图。
具体实本文档来自技高网...
【技术保护点】
【技术特征摘要】
1.一种基于FPGA的证券信息高速处理系统，其特征在于，所述系统包括：硬件板卡；所述硬件板卡包括PCB板、FPGA芯片与外围电子器件，所述FPGA芯片与所述外围电子器件设置于所述PCB板上；所述FPGA芯片由若干不同功能的应用工程模块组成，用于接收证券信息中央交换机发送的原始证券信息、对所述原始证券信息进行处理以及将证券信息处理结果发送至PC端进行展示。2.根据权利要求1所述的一种基于FPGA的证券信息高速处理系统，其特征在于，所述FPGA芯片包括：数据接收模块、数据仲裁模块、证券消息解码模块、Fast数据切分模块、Fast数据并串转换模块、Fast数据解码模块、PCIe转换模块、数据发送模块。3.根据权利要求2所述的一种基于FPGA的证券信息高速处理系统，其特征在于，所述外围电子器件包括：网口、DDR4存储器、PCIe输出端口；其中，所述网口用于所述证券信息高速处理系统与所述证券信息中央交换机通过网线建立通信连接，所述DDR4存储器用于存储不同类型证券信息对应的解码仲裁信息，所述PCIe输出端口用于所述证券信息高速处理系统与所述PC端通过PCI
‑
E总线建立通信连接。4.根据权利要求3所述的一种基于FPGA的证券信息高速处理系统，其特征在于，所述数据接收模块用于接收所述证券信息中央交换机发送的所述原始证券信息，并将所述原始证券信息发送至所述数据仲裁模块；所述数据仲裁模块用于判断输入的所述原始证券信息的格式是否正确，并在确定格式正确的情况下将所述原始证券信息发送至所述证券消息解码模块；所述证券消息解码模块用于将输入的所述原始证券信息解码为64位并行Fast证券消息数据，并将所述64位并行Fast证券消息数据发送至所述Fast数据切分模块；所述Fast数据切分模块用于将输入的所述64位并行Fast证券消息数据拆分为连续的8位Fast证券数据，并将所述8位Fast证券数据发送至所述Fast数据并串转换模块；所述Fast数据并串转换模块用于将输入的8位Fast数据转换为连续串行数据，并将所述连续串行数据发送至所述Fast数据解码模块；所述Fast数据解码模块用于确定所述连续串行数据的数据类型，并基于所述连续串行数据的数据类型读取所述DDR4存储器中对应的解码仲裁信息，以对所述连续串行数据进行解码，获得解码结果；所述PCIe转换模块用于将所述Fast数据解码模块发送的解码结果转换为PCIe格式；所述数据发送模块用于将所述PCIe格式的解码结果发送至PC端。5.根据权利要求3所述的一种基于FPGA的证券信息高速处理系统，其特征在于，所述外围电子器件还包括：电源接口、电源芯片、时钟芯片；其中，所述电源...
【专利技术属性】
技术研发人员：王雄儒，赵鑫鑫，姜凯，李锐，
申请(专利权)人：山东浪潮科学研究院有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。