基于神经网络权重矩阵缩放控制的存算一体芯片和方法技术

本发明专利技术提供一种基于神经网络权重矩阵缩放控制的存算一体芯片和方法，包括：输入信号转换电路模块、存算单元阵列模块、缩放控制电路模块以及输出信号转换电路模块；存算单元阵列模块中预存的神经网络权重矩阵为原始神经网络权重矩阵对部分列进行整体缩放后得到的；缩放控制电路模块包括多个缩放控制支路，每列存算单元的输出端均连接一缩放控制支路，所述缩放控制支路用于对该列存算单元输出的计算结果进行缩放控制，实现在模拟域中采用模拟电路对缩放控制后的计算结果进行还原，降低了数字域中进行还原的运算量，有利于减少ADC电路规模，利于小型化和集成化。利于小型化和集成化。利于小型化和集成化。

【技术实现步骤摘要】
基于神经网络权重矩阵缩放控制的存算一体芯片和方法


[0001]本专利技术涉及半导体
，尤其涉及一种基于神经网络权重矩阵缩放控制的存算一体芯片和方法。

技术介绍

[0002]为了解决传统冯诺依曼计算体系结构瓶颈，存算一体(Computing
‑
In
‑
Memory,CIM)芯片得到人们的广泛关注，其基本思想是直接利用存储器直接进行计算，从而减少存储器与处理器之间的数据传输量以及传输距离，降低功耗的同时提高性能。
[0003]由于存算一体芯片的特殊硬件特性，特别适用于神经网络运算场景，通过预先将训练好的神经网络算法的权重矩阵写入存算一体芯片的存算单元阵列中，待处理信号通过并行输入，基于欧姆定律与基尔霍夫定律，待处理信号与对应权重直接在存算单元阵列中执行向量
‑
矩阵乘加运算，存算单元阵列的输出电压/电流信号通过ADC(模数转换器)量化后作为输出结果。
[0004]在实际应用中，如果神经网络算法的权重分布过小或过大(参见图1或参见图2，其中，圆圈表示存算单元，其内的数字表示其内本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种基于神经网络权重矩阵缩放控制的存算一体芯片，其特征在于，包括：输入信号转换电路模块、存算单元阵列模块、缩放控制电路模块以及输出信号转换电路模块；所述输入信号转换电路模块连接所述存算单元阵列模块，所述存算单元阵列模块的输出端连接所述缩放控制电路模块，所述缩放控制电路模块的输出端连接所述输出信号转换电路模块；所述输入信号转换电路模块用于将数字输入信号转换为模拟信号传输至所述存算单元阵列模块中，与所述存算单元阵列模块中预存的神经网络权重矩阵进行矩阵乘加运算；其中，所述存算单元阵列模块中预存的神经网络权重矩阵为原始神经网络权重矩阵对部分列进行整体缩放后得到的；所述缩放控制电路模块包括多个缩放控制支路，每列存算单元的输出端均连接一缩放控制支路，所述缩放控制支路用于对该列存算单元输出的计算结果进行缩放控制。2.根据权利要求1所述的基于神经网络权重矩阵缩放控制的存算一体芯片，其特征在于，所述缩放控制支路包括：可调电阻，所述可调电阻一端连接对应的存算单元列的输出端，另一端连接输出信号转换电路模块中对应的输出信号转换支路的输入端。3.根据权利要求1所述的基于神经网络权重矩阵缩放控制的存算一体芯片，其特征在于，所述缩放控制支路包括：运算放大器以及反馈电阻，所述运算放大器的正相输入端连接参考电压，反向输入端连接该列存算单元的输出端，所述反馈电阻一端连接所述反向输入端，另一端连接所述运算放大器的输出端，所述运算放大器的输出端连接所述信号转换电路模块中对应的输出信号转换支路的输入端。4.根据权利要求3所述的基于神经网络权重矩阵缩放控制的存算一体芯片，其特征在于，所述反馈...

【专利技术属性】
技术研发人员：王绍迪，
申请(专利权)人：北京知存科技有限公司，
类型：发明
国别省市：