现场可编程门阵列可配置逻辑块验证方法及系统技术方案

现场可编程门阵列可配置逻辑块验证方法及系统，涉及集成电路技术，本发明专利技术包括以下步骤：１）预定义ＣＬＢ测试向量－预设结果映射表，并存储于软件部分；２）软件部分根据ＣＬＢ测试向量－预设结果映射表自动逐项生成配置文件，并传送配置文件到硬件方对其配置，硬件方根据配置文件关闭非本次测试的ＣＬＢ，仅保留测试目标ＣＬＢ；３）软件部分依据ＣＬＢ测试向量－预设结果映射表，对硬件方ＦＰＧＡ施加ＣＬＢ测试向量，硬件方ＦＰＧＡ对测试向量作出响应，然后将结果返回到软件方，软件方分析比对结果，生成测试报告。本发明专利技术的有益效果是，能够准确定位和验证多个ＣＬＢ同时出错的情况。同时，能够自动的完成对所有ＣＬＢ的测试，极大的提高了测试效率。实现了高效、在线可编程的效果。

【技术实现步骤摘要】

本专利技术涉及集成电路技术，特别涉及现场可编程门阵列验证技术。
技术介绍
nj编程逻辑单元宏单元(CLB).它以阵列的形式分别在芯片的中 心部位。每一个CLB由若干个触发器和一些可编程组合逻辑部件组 成。CLB可通过编程来实现用户的逻辑。可编程逻辑单元宏单元是 FPGA中基本组成部分。实际的测试应对其内部各个模块进行统筹测试o现有的CLB测试方法包括CLB阵列测试法，其缺点是只能假设FPGA里只有一个CLB出现 故障，对于多个CLB故障的情况则无法准确检测。基于异或门级联电路的测试法，其缺点是，当出现偶数个错误的 时候，测试结果表现为正确，导致检测失败。
技术实现思路
本专利技术所要解决的技术问题是，提供一种现场可编程门阵列的可 配置逻辑块(CLB)验证方法，能够充分、高效的对FPGA的CLB作全而验证。本专利技术解决所述技术问题采用的技术方案是，现场可编程门阵列可配置逻辑块验证方法，包括以下步骤1) 预定义CLB测试向量——预设结果映射表，并存储于软件部分；2) 软件部分根据CLB测试向量——预设结果映射表自动逐项生 成配置文件，并传送配置文件到硬件方对其配置，硬件方根据配置文 件关闭非本次测试的CLB，仅保留测试目标CLB;3) 软件部分依据CLB测试向量——预设结果映射表，对硬件方 FPGA施加CLB测试向量，硬件方FPGA对测试向量作出响应，然后将 结果返回到软件方，软件方将其与预设结果分析比对，生成测试报告。进一步的，所述CLB测试向量为单一CLB测试向量。软件方仅通 过PCI总线与硬件方建立通信。本专利技术还提供一种现场可编程门阵列可配置逻辑块验证系统，包 括软件部分、硬件部分和通信部分；所述软件部分包括CLB测试向量——预设结果映射表；配置文件生成单元，用于根据每一映射关系生成相应的配置文件；结果分析单元，用于将硬件部分返回的结果和预设的预设结果进 行比对分析和生成报告；所述硬件部分包括FPGA硬件验证平台； 所述通信部分为PCI总线通信单元。本专利技术的有益效果是，本专利技术对每一个需要验证的CLB逐个、独 立的验证，能够准确定位和验证多个CLB同时出错的情况。同时，本专利技术摒弃了传统的"配置线+数据线"的模式，采用pci总线传输配 置信息和激励向量，速度得到提高。同时本专利技术能够自动的完成对所有CLB的测试，而不需要用户干预，极大的提高了测试效率。实现了高效、在线可编程的效果。以下结合附图和具体实施方式对本专利技术作进一步的说明。 附图说明图1是本专利技术整体结构示意图。DUT即待测试的用户FPGA。 Fl 是硬件方的数据传输和控制单元。图2是本专利技术CLB结构示意图。图3是本专利技术的系统验证框图。图4是PCI总线在本专利技术中的应用示意图。 具体实施例方式对单块CLB的功能测试主要是指以FPGA实现某个特定的数字功 能，测试它的性能指标是否满足电路的要求；具体应该遵循以下几 个原则。第一、应该十分清楚被测对象要实现的功能或达到的指标。 第二、编写的测试模型应该对各个功能有所体现，采用层次化的分析方法对各功能块进行测试。第三、把被测对象看成一个整体，考虑它与其他功能模块的交互。 第四、在正确的硬件建模后，只需把DUT作为此平台验证对象，再进行流水线的测试。参见图1 4。本专利技术的现场可编程门阵列CLB验证方法包括以下步骤-1)预定义CLB测试向量——预设结果映射表，并存储于软件部 分；2) 软件部分根据CLB测试向量——预设结果映射表自动逐项生 成配置文件，并传送配置文件到硬件方对其配置，硬件方根据配置文 件关闭非本次测试的CLB，仅保留测试目标CLB;3) 软件部分依据CLB测试向量——预设结果映射表，对硬件方 FPGA施加CLB测试向量，硬件方FPGA对测试向量作出响应，然后将 结果返回到软件方，软件方分析比对结果，生成测试报告。所述CLB测试向量为单一 CLB测试向量，g卩，仅仅针对单一的 CLB的测试向量，不涉及其他CLB。本专利技术的软件方仅通过PCI总线与硬件方建立通信。本专利技术的现场可编程门阵列CLB验证系统包括软件部分、硬件部 分和通信部分；所述软件部分包括CLB测试向量——预设结果映射 表；配置文件生成单元，用于根据每一映射关系生成相应的配置文件； 结果分析单元，用于将硬件部分返回的结果和预设的预设结果进行比 对分析和生成报告；硬件部分包括FPGA硬件验证平台；所述通信 部分为PCI总线通信单元。硬件部分的FPGA硬件验证平台属于现有 技术。实施例本实施例的CLB的逻辑功能测试由4个测试文件完成。每个文件测试的部分见图2。其中，Tl、 T2、 T3和T4测试了 CLB除进位逻辑及其相关通路以外的所有功能和路径。对于CLB的主要功能，T1测试了F、 G函数发生器的LUT模式，各种BYPASS通路；T2测试了H函数发生器，F、G函数发生器的3种RAM模式(单端口16位X2，单端口32位X1， 双端口 16位X1)，两个D触发器的所有功能(S/R， EC， GSR)以及 时钟K的正反输入。对于进位逻辑电路可以和D触发器进行联合测试。 将多个CLB中的D触发器和进位逻辑电路配置为合适大小的计数器， 把这两个电路的测试问题转化成了一个N位计数器的测试问题。 具体测试步骤包括-1) 预定义CLB测试向量——预设结果映射表，并存储于软件部 分；即针对不同的CLB定义对应的测试向量，并且预设理论计算的正 确结果与之对应并加以存储。2) 软件部分根据CLB测试向量——预设结果映射表自动逐项生 成配置文件，并传送配置文件到硬件方对其配置，硬件方根据配置文 件关闭非本次测试的CLB，仅保留测试目标CLB;3) 配置完成后，软件部分依据CLB测试向量——预设结果映射 表，对硬件方FPGA施加CLB测试向量，然后将结果返回到软件方， 软件方依据CLB测试向量——预设结果映射表分析比对结果，当所有 的CLB都逐个测试完毕后，软件生成测试报告。本专利技术每一次测试只是针对一个单独的CLB，关闭其他的CLB， 使其处于非工作状态，即可使被测CLB独立工作，不受其他CLB的影 响。更具体的过程参见图3。1、 利用MVP软件生成中间文件。把设计的顶层源文件导入MVP软件中生成对应中间文件和正确的管脚对应关系(这主要是用户的那 块FPGA)。此MVP软件是由设计方提供，它最终生成两个文件， 一个是.V硬件源代码，用于联合仿真模式下与用户的源代码构成TESTBENCH (测试向量平台)。另外一个是生成用户的那块FPGA与 DUT(用户设计)管脚正确对应关系，代替原来的管脚约束文件。它主 要用于第二步骤。2、 配置文件发送和FPGA的配置(如下图所示)。把编译和 综合后的配置文件通过软件方平台，经由PCI 9054发送到用户的那 块FPGA中。3、 平台的建立。把第一步生成的(mvp.v文件)和用户的源 程序构成主体设计源代码，正确的编写TESTBENCH后，调用动态链接 库(*.dll)既可进行软硬件联合仿真验证。至此，整个验证平台已 经搭建成功。简要说明此动态链接库是实现软硬件交互的媒介。4、 结果分析。为了验证其结果的有效性和正确性，把原设计 分别加入本系统平台和纯软件平台(MODELSIM)，通过对两者结果分 析来判断基于此系统平台的正确性本文档来自技高网...

【技术保护点】
现场可编程门阵列可配置逻辑块验证方法，其特征在于，包括以下步骤：１）预定义ＣＬＢ测试向量－预设结果映射表，并存储于软件部分；２）软件部分根据ＣＬＢ测试向量－预设结果映射表自动逐项生成配置文件，并传送配置文件到硬件方对其配置， 硬件方根据配置文件关闭非本次测试的ＣＬＢ，仅保留测试目标ＣＬＢ；３）软件部分依据ＣＬＢ测试向量－预设结果映射表，对硬件方ＦＰＧＡ施加ＣＬＢ测试向量，硬件方ＦＰＧＡ对测试向量作出响应，然后将结果返回到软件方，软件方分析比对结果，生成测 试报告。

【技术特征摘要】

【专利技术属性】
技术研发人员：李文昌，李平，李威，廖永波，
申请(专利权)人：电子科技大学，成都华微电子系统有限公司，
类型：发明
国别省市：90[]