芯片封装结构及其形成方法以及半导体结构技术

本公开实施例的一种芯片封装结构包括中介层结构，中介层结构含有封装侧重布线结构、中介层芯体总成及管芯侧重布线结构。中介层芯体总成包括至少一个硅衬底中介层，且所述至少一个硅衬底中介层中的每一者包括：相应的硅衬底；相应的一组硅穿孔(TSV)结构，在垂直方向上延伸穿过相应的硅衬底；相应的一组内连线级介电层，嵌置有相应的一组金属内连线结构；以及相应的一组金属结合结构，电连接到管芯侧重布线结构。芯片封装结构包括贴合到管芯侧重布线结构的至少两个半导体管芯以及在侧向上包围所述至少两个半导体管芯的环氧模塑化合物(EMC)多管芯框架。(EMC)多管芯框架。(EMC)多管芯框架。

【技术实现步骤摘要】
芯片封装结构及其形成方法以及半导体结构


[0001]本公开实施例涉及一种芯片封装结构及其形成方法以及半导体结构。

技术介绍

[0002]将系统芯片(system
‑
on
‑
chip，SoC)管芯及高带宽存储器(system
‑
on
‑
chip，HBM)管芯集成到单个封装中可通过达成SoC管芯与HBM之间的芯片内通信来提供高性能。然而，SoC管芯与HBM管芯的此种总成的性能可受到SoC管芯与HBM管芯之间的信号传送带宽限制。一般来说，在重布线结构中，配线层级的数目以及配线内连线的线宽度对SoC管芯与HBM管芯之间的传送带宽设置了上限。通常，重布线结构中的配线内连线的线宽度为约10微米，且信号传送的带宽相应地受到限制。

技术实现思路

[0003]本专利技术实施例的一种芯片封装结构包括中介层结构。所述中介层结构从一侧到另一侧包括：封装侧重布线结构；中介层芯体总成；以及管芯侧重布线结构。所述中介层芯体总成包括至少一个硅衬底中介层。所述至少一个硅衬底中介层中的每一者包本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种芯片封装结构，包括：中介层结构，从一侧到另一侧包括：封装侧重布线结构；中介层芯体总成；以及管芯侧重布线结构，其中：所述中介层芯体总成包括至少一个硅衬底中介层；所述至少一个硅衬底中介层中的每一者包括：相应的硅衬底；相应的一组硅穿孔结构，在垂直方向上延伸穿过所述相应的硅衬底；相应的一组内连线级介电层，嵌置有相应的一组金属内连线结构；及相应的一组金属结合结构，电连接到所述管芯侧重布线结构；至少两个半导体管芯，贴合到所述管芯侧重布线结构；以及环氧模塑化合物多管芯框架，在侧向上包围所述至少两个半导体管芯。2.根据权利要求1所述的芯片封装结构，其中所述至少一个硅衬底中介层中的每一者包括相应的一组后侧结合垫，所述一组后侧结合垫通过相应的微凸块阵列结合到所述封装侧重布线结构。3.根据权利要求1所述的芯片封装结构，其中所述相应的一组金属结合结构中的每一组金属结合结构直接接触所述管芯侧重布线结构内的管芯侧重布线配线内连线的相应子集。4.根据权利要求1所述的芯片封装结构，其中所述中介层芯体总成包括环氧模塑化合物中介层框架，所述环氧模塑化合物中介层框架在侧向上环绕且在侧向上包围所述至少一个硅衬底中介层中的每一者。5.根据权利要求1所述的芯片封装结构，其中：所述至少两个半导体管芯中的一者包括系统芯片管芯；所述至少两个半导体管芯中的另一者包括高带宽存储器管芯；且所述至少一个硅衬底中介层内的至少一组金属内连线结构被配置成提供连接所述系统芯片管芯与所述高带宽存储器管芯的导电路径，且与所述封装侧重布线结构内的封装侧重布线配线内连线电隔离。6.根据权利要求1所述的芯片封装结构，其中：所述至少两个半导体管芯通过至少两个焊料材料部分阵列贴合到所述管芯侧重布线结构；至少一个底部填充材料部分在侧向上环绕所述至少两个焊料材料部分阵列；且至少一个无源器件组件贴合到所述管芯侧重布线结构且嵌置在所述环氧模塑化合物多管芯框架中。7.一种半导体结构，包括：中介层结构，所述中介层结构从一侧到另一侧包括...

【专利技术属性】
技术研发人员：潘国龙，赖昱嘉，郭庭豪，蔡豪益，刘重希，余振华，邓博元，罗登元，张楙曮，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：