相位延迟电路制造技术

一种相位延迟电路，包含有：一缓冲器，用于缓冲一输入信号，并输出一输出信号；一数字模拟转换器，用于依据一数字相位延迟值输出相对应的一控制电压；以及一可变电容，分别与该数字模拟转换器及该缓冲器耦接，其中，该可变电容的电容 值与该控制电压相对应；其中通过控制该电容值，该相位延迟电路可调整该输入信号与该输出信号的相位延迟。（*该技术在2023年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术提供一种相位延迟电路，尤其是一种利用一可进行相位补偿的相位延迟电路。
技术介绍
在许多电路中，例如时钟信号发生器(clock generator)或是射频传输接收器(RF transceiver)，对于信号相位的精确度的要求相当高，当这些信号相位产生偏差时，会对整个系统产生相当大的影响。至于在多相位时钟信号发生器(multi-phase clock generator)中，每个输出信号间的相位差的精确度亦相当重要，当相位误差增加时，输出时钟信号的时钟抖动(jitter)也会增加，这对需要精确的时钟信号的系统而言，可能会导致后级电路严重的错误，例如模拟数字转换器的取样点的错误，或是位错误率(bit errorrate)上升等等。在设计电路时都会相当小心注意这些需要精密相位精确度的布局路径，然而在无法完全掌握温度、制造工艺与供电电压的飘移等等的因素时，公知技术的积体电路通常会无法提供准确的相位延迟，此时就需要利用额外的机构对相位偏移做修正。公知的相位偏移技术之一即是利用电容的充放电效应来对欲传送至下一级的信号进行RC延迟，通常以多个开关分别控制多个电容器以调整电容值的大小，本文档来自技高网...

【技术保护点】

【技术特征摘要】

【专利技术属性】
技术研发人员：康汉彰，李朝政，
申请(专利权)人：瑞昱半导体股份有限公司，
类型：发明
国别省市：