本公开整体涉及操作存储设备的方法。该存储设备由控制器、随机存取存储器(RAM)单元和NVM单元组成，其中NVM单元由多个分区组成。该RAM单元包括第一逻辑到物理地址表，并且该NVM单元包括第二逻辑到物理地址表。这些分区被分隔为若干节段，并且每个分隔节段与变化日志表对准。数据按顺序被写入每个分区中，并且每个分区一次只更新一个分隔节段。每次在该NVM单元中擦除或写入分区时，该第一逻辑到物理地址表被更新，并且该第二逻辑到物理地址表被定期更新以匹配该第一逻辑到物理地址表。更新以匹配该第一逻辑到物理地址表。更新以匹配该第一逻辑到物理地址表。
【技术实现步骤摘要】
【国外来华专利技术】将变化日志表移动至与分区对准
[0001]相关申请的交叉引用
[0002]本申请要求2020年5月26日提交的美国申请号16/883,901的优先权，该申请全文以引用方式并入本文。
技术介绍
[0003]本公开的实施方案整体涉及存储设备，诸如固态驱动器(SSD)。
[0004]相关领域的描述
[0005]存储设备诸如SSD可用于需要相对低延迟和高容量存储的应用中的计算机中。例如，SSD可表现出比硬盘驱动器(HDD)更低的延迟，尤其是对于随机读取和写入而言。通常，SSD的控制器接收将数据从主机设备读取或写入到存储器设备的命令。数据被读取并写入存储器设备中的一个或多个擦除块。当收到写入命令时，与写入命令相关联的数据具有逻辑块地址(LBA)。存储在SSD的易失性存储器中的逻辑到物理地址(L2P)表将数据的一个或多个LBA与数据写入时存储在SSD中的物理地址相关联。每当从SSD擦除数据以指向前哨值(例如，“空”)，诸如在垃圾收集操作期间时，就会更新L2P表。
[0006]然而，数据可以被写入到存储器设备内的任何物理位置，并且L2P表随着接收到命令而按顺序更新。因此，当从存储器设备中的物理位置擦除数据时，几个前哨值可能以不对准或不连续的方式包含在L2P表中。由于易失性存储器在发生断电事件时可能会丢失或被擦除，所以L2P表的副本也存储在存储器设备中，必须在变化日志中定期更新SSD中的L2P表，以匹配存储在易失性存储器中的L2P表，防止数据丢失。由于L2P表的变化日志的大小与分区的大小一致，可以更新存储在存储器设备中的整个L2P表的变化日志，这对SSD来说是个负担。另外，在遇到断电事件时，易失性存储器中的部分L2P表被编程或复制到存储在存储器设备中的L2P表，这可能导致大量的时间用于写入“空”，而不是将时间用于更重要的当前数据存储位置的信息。
[0007]因此，需要的是一种新的方法来改善存储设备中的变化日志断电保护。
技术实现思路
[0008]本公开整体涉及操作存储设备的方法。存储设备由控制器、随机存取存储器(RAM)单元和NVM单元组成，其中NVM单元由多个分区组成。RAM单元包括第一逻辑到物理地址表，并且NVM单元包括第二逻辑到物理地址表。这些分区被分隔为若干节段，并且每个分隔节段与变化日志表对准。数据按顺序被写入每个分区中，并且每个分区一次只更新一个分隔节段。每次在NVM单元中擦除或写入分区时，第一逻辑到物理地址表被更新，并且第二逻辑到物理地址表被定期更新以匹配第一逻辑到物理地址表。
[0009]在一个实施方案中，存储设备包括非易失性存储单元。该非易失性存储单元的容量被分成多个分区。该非易失性存储单元包括多个管芯，并且多个管芯中的每个管芯包括
多个擦除块。存储设备进一步包括易失性存储器单元。易失性存储器单元存储第一逻辑到物理地址表。第一逻辑到物理地址表将数据的逻辑块地址与数据在非易失性存储单元中存储的物理地址相关联。存储还包括耦接到非易失性存储单元和易失性存储器单元的控制器。控制器被配置为按顺序向多个分区的每个分区写入数据，并且将第一逻辑到物理地址表分隔为若干节段。每个分隔节段的大小与变化日志表对准。控制器进一步被配置为更新存储在非易失性存储单元中的第二逻辑到物理地址表。第二逻辑到物理地址表按分隔节段大小更新。
[0010]在另一个实施方案中，存储设备包括非易失性存储单元。该非易失性存储单元的容量被分成多个分区。该非易失性存储单元包括多个管芯，并且多个管芯中的每个管芯包括多个擦除块。存储设备还包括易失性存储器单元。存储设备进一步包括耦接到非易失性存储单元和易失性存储器单元的控制器。控制器被配置成将与一个或多个命令相关联的数据按顺序写入多个分区中的第一分区，其中多个分区中的每个分区被分隔为多个节段，分隔节段大小与变化日志表对准。控制器进一步被配置为更新存储在易失性存储器单元中的第一逻辑到物理地址表。控制器还被配置为更新第一逻辑到物理地址表，该第一逻辑到物理地址表使与一个或多个命令相关联的数据的逻辑块地址和在第一分区中存储与一个或多个命令相关联的数据的物理地址相关联。控制器进一步被配置为从第一分区擦除与一个或多个命令相关联的数据，并且更新第一逻辑到物理地址表，以显示第一分区为空。控制器还被配置为更新存储在非易失性存储单元中的第二逻辑到物理地址表，以匹配第一逻辑到物理地址表。第二逻辑物理地址表按分隔节段大小更新。
[0011]在另一个实施方案中，存储设备包括非易失性存储单元。该非易失性存储单元的容量被分成多个分区。该非易失性存储单元进一步包括多个管芯，并且多个管芯中的每个管芯包括多个擦除块。存储设备还包括易失性存储器单元。易失性存储器单元存储第一逻辑到物理地址表。第一逻辑到物理地址表将数据的逻辑块地址与数据在非易失性存储单元中存储的物理地址相关联。此外，存储设备包括：用于将该多个分区中的每个分区分隔为多个节段的装置，其中该多个节段中每个分隔节段与变化日志表对准；以及用于在每次收到向该分区写入数据的命令时更新该分区的分隔节段的装置。存储设备进一步包括用于每次从非易失性存储单元擦除时更新第一逻辑到物理地址表的装置。从非易失性存储单元擦除的数据按分区容量大小执行。存储设备包括用于更新存储在非易失性存储单元中的第二逻辑到物理地址表以匹配第一逻辑到物理地址表的装置。第二逻辑到物理地址表按分隔节段大小更新。
附图说明
[0012]因此，通过参考实施方案，可以获得详细理解本公开的上述特征的方式、本公开的更具体描述、上述简要概述，所述实施方案中的一些在附图中示出。然而，应当注意的是，附图仅示出了本公开的典型实施方案并且因此不应视为限制其范围，因为本公开可以允许其他同等有效的实施方案。
[0013]图1是示出根据一个实施方案的存储系统的示意性框图。
[0014]图2是示出根据一个实施方案的操作存储设备以执行读取或写入命令的方法的框图。
[0015]图3A示出根据一个实施方案的在存储设备中使用的分区命名空间。
[0016]图3B示出根据一个实施方案的针对图3A的存储设备的分区命名空间的状态图。
[0017]图4是示出根据另一个实施方案的存储系统的示意性框图。
[0018]图5示出根据一个实施方案的存储设备被分隔为变化日志节段的分区。
[0019]为了有助于理解，在可能的情况下，使用相同的参考标号来表示附图中共有的相同元件。可以设想是，在一个实施方案中公开的元件可以有利地用于其他实施方案而无需具体叙述。
具体实施方式
[0020]在下文中，参考本公开的实施方案。然而，应当理解的是，本公开不限于具体描述的实施方案。相反，思考以下特征和元件的任何组合(无论是否与不同实施方案相关)以实现和实践本公开。此外，尽管本公开的实施方案可以实现优于其他可能解决方案和/或优于现有技术的优点，但是否通过给定实施方案来实现特定优点不是对本公开的限制。因此，以下方面、特征、实施方案和优点仅是说明性的，并且不被认为是所附权利要求书的要素或限制，除本文档来自技高网...
【技术保护点】
【技术特征摘要】
【国外来华专利技术】1.一种存储设备，所述存储设备包括：非易失性存储单元，其中所述非易失性存储单元的容量被分成多个分区，并且其中所述非易失性存储单元包括多个管芯，所述多个管芯中的每个管芯包括多个擦除块；易失性存储器单元，其中所述易失性存储器单元存储第一逻辑到物理地址表，所述第一逻辑到物理地址表使数据的逻辑块地址与在所述非易失性存储单元中存储所述数据的物理地址相关联；和控制器，所述控制器耦接到所述非易失性存储单元和所述易失性存储器单元，其中所述控制器被配置为：按顺序向所述多个分区的每个分区写入数据；将所述第一逻辑到物理地址表分隔为若干节段，其中每个分隔节段与变化日志表对准；并且更新存储在所述非易失性存储单元中的第二逻辑到物理地址表，其中所述第二逻辑到物理地址表按所述分隔节段大小更新。2.根据权利要求1所述的存储设备，其中所述易失性存储器单元是DRAM存储器，并且其中所述非易失性存储单元是NAND存储器。3.根据权利要求1所述的存储设备，其中所述第二逻辑到物理地址表约每20秒更新一次。4.根据权利要求1所述的存储设备，其中每个分区被分隔为偶数个节段。5.根据权利要求1所述的存储设备，其中所述第二逻辑到物理地址表每次在分隔节段被填充至容量的时候都会更新。6.根据权利要求1所述的存储设备，所述存储设备进一步包括一个或多个电容器，所述一个或多个电容器被配置为向所述控制器提供电源，其中所述控制器被配置为使用由所述一个或多个电容器提供的所述电源来更新所述第二逻辑到物理地址表，以便在断电事件中匹配所述第一逻辑到物理地址表。7.根据权利要求1所述的存储设备，其中一次写入一个分隔节段。8.根据权利要求1所述的存储设备，其中所述多个分区中的每个分区按分区容量大小擦除。9.根据权利要求8所述的存储设备，其中所述第二逻辑到物理地址表在每次擦除分区时更新。10.一种存储设备，所述存储设备包括：非易失性存储单元，其中所述非易失性存储单元的容量被分成多个分区，并且其中所述非易失性存储单元包括多个管芯，所述多个管芯中的每个管芯包括多个擦除块；易失性存储器单元；和控制器，所述控制器耦接到所述非易失性存储单元和所述易失性存储器单元，其中所述控制器被配置为：将与一个或多个命令相关联的数据按顺序写入所述多个分区中的第一分区，其中所述多个分区中的每个分区被分隔为多个节段，所述分隔节段大小与变化日志表对准；更新存储在所述易失性存储器单元中的第一逻辑到物理地址表，所述第一逻辑到物理地址表使与所述一个或多个命令相关联的所述数据的逻辑块地址和在所述第一...
【专利技术属性】
技术研发人员：D，
申请(专利权)人：西部数据技术公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。