一种PCIE测试装置和系统制造方法及图纸

本实用新型专利技术公开了一种PCIE测试装置和系统，PCIE测试装置包括PCIE接口以及集成在FPGA芯片上的码型发生器、并转串模块、输入驱动模块、输出驱动模块、串转并模块和输出检测器，通过码型发生器生成码型数据，并转串模块将码型数据转化为串行数据，经过输入驱动模块来保证最大信号完整性后，传送到PCIE接口，通过PCIE接口将测试信号发送给待测PCIE设备，然后经过待测PCIE设备内部环回后，信号传输回PCIE接口，通过输出驱动模块来保证信号完整性后，串转并模块将其转换成并行数据，经输出检测器统计误码率、模拟PCIE眼图，得到待测PCIE设备的测试结果。测试结果。测试结果。

A PCIe testing device and system

【技术实现步骤摘要】
一种PCIE测试装置和系统


[0001]本技术涉及电子设备测试
，尤其涉及一种PCIE测试装置和系统。

技术介绍

[0002]PCIE(Peripheral Component Interconnect Express，外围组件互连扩展)是一种高速的序列计算机总线，是PCI规格的延伸。PCIE总线采用的串行方式，并且使用电压差分传输的两条信号线，可以将传输频率做极高的提升,使信号容易读取，噪声影响降低，从而提升装置到计算机内存的数据传输。PCIE在开发完成后都需要进行性能测试，现有对PCIE进行测试方式主要是基于CPLD工作方式的PCIE误码仪，CPLD是一种复杂可编程逻辑器件，是从PAL和GAL器件发展出来的器件，相对而言规模大以及结构复杂，测试流程也较为复杂，测试效率较低。同时由于CPLD属于大规模集成电路，工作人员在采用CPLD工作方式的PCIE误码仪对PCIE设备进行测试时，体积大PCIE测试仪会有较大的局限性，不利于携带，容易出现PCIE测试仪无法到位以对PCIE设备进行及时有效的测试。

技术实现思路

[0003]本技术实施例的目的是提供一种PCIE测试装置和系统，具有集成度高、测试流程简单、测试效率高、便携性强等优势，能够快速验证PCIE链路的稳定性。
[0004]为实现上述目的，本技术实施例提供了一种PCIE测试装置，包括PCIE接口以及集成在FPGA芯片上的码型发生器、并转串模块、输入驱动模块、输出驱动模块、串转并模块和输出检测器；其中，
[0005]所述码型发生器连接所述并转串模块，所述并转串模块连接所述输入驱动模块，所述输入驱动模块连接所述PCIE接口，所述PCIE接口用于连接待测PCIE设备；
[0006]所述PCIE接口还连接所述输出驱动模块，所述输出驱动模块连接所述串转并模块，所述串转并模块连接所述输出检测器。
[0007]作为上述方案的改进，所述PCIE测试装置还包括集成在FPGA芯片上的控制模块，所述控制模块分别连接所述输入驱动模块和所述输出驱动模块。
[0008]作为上述方案的改进，所述码型发生器包括异或电路和移位寄存器；其中，所述移位寄存器分别连接所述异或电路和所述并转串模块。
[0009]作为上述方案的改进，所述输出检测器包括码型检测器、比较器和计数器；其中，所述码型检测器分别连接所述比较器和所述串转并模块，所述比较器连接所述计数器。
[0010]作为上述方案的改进，所述并转串模块包括至少一个移位寄存器。
[0011]作为上述方案的改进，所述串转并模块包括至少一个移位寄存器。
[0012]作为上述方案的改进，所述输入驱动模块为输入缓冲器，所述输入缓冲器包括译码控制电路和放大器电路。
[0013]作为上述方案的改进，所述输出驱动模块为输出缓冲器，所述输出缓冲器包括粗调电路和精调电路；其中，
[0014]所述粗调电路包括粗调控制电路模块以及分别连接在所述粗调控制电路模块的两个输出端的第一晶闸管驱动电路；
[0015]所述精调电路包括精调控制电路模块以及连接在所述精调控制电路模块的输出端的第二晶闸管驱动电路。
[0016]为实现上述目的，本技术实施例还提供一种PCIE测试系统，包括上位机和上述任一实施例所述的PCIE测试装置；其中，所述上位机分别连接所述码型发生器和所述输出检测器。
[0017]相比于现有技术，本技术公开了一种PCIE测试装置和系统，PCIE测试装置包括PCIE接口以及集成在FPGA芯片上的码型发生器、并转串模块、输入驱动模块、输出驱动模块、串转并模块和输出检测器，通过码型发生器生成码型数据，并转串模块将码型数据转化为串行数据，经过输入驱动模块来保证最大信号完整性后，传送到PCIE接口，通过PCIE接口将测试信号发送给待测PCIE设备，然后经过待测PCIE设备内部环回后，信号传输回PCIE接口，通过输出驱动模块来保证信号完整性后，串转并模块将其转换成并行数据，经输出检测器统计误码率、模拟PCIE眼图，得到待测PCIE设备的测试结果。本技术公开的PCIE测试装置具有集成度高、测试流程简单、测试效率高、便携性强等优势，能够快速验证PCIE链路的稳定性。
附图说明
[0018]图1是本技术实施例提供的一种PCIE测试装置的结构框图；
[0019]图2是本技术实施例提供的另一种PCIE测试装置的结构框图；
[0020]图3是本技术实施例提供的码型发生器的结构示意图；
[0021]图4是本技术实施例提供的输出驱动模块的结构示意图；
[0022]图5是本技术实施例提供的输出检测器的结构框图；
[0023]图6是本技术实施例提供的一种PCIE测试系统的结构框图。
具体实施方式
[0024]下面将结合本技术实施例中的附图，对本技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本技术一部分实施例，而不是全部的实施例。基于本技术中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本技术保护的范围。
[0025]参见图1，图1是本技术实施例提供的一种PCIE测试装置100的结构框图，所述PCIE测试装置100包括PCIE接口11以及集成在FPGA芯片上的码型发生器12、并转串模块13、输入驱动模块14、输出驱动模块15、串转并模块16和输出检测器17。其中，所述码型发生器12连接所述并转串模块13，所述并转串模块13连接所述输入驱动模块14，所述输入驱动模块14连接所述PCIE接口11，所述PCIE接口11用于连接待测PCIE设备200；所述PCIE接口11还连接所述输出驱动模块15，所述输出驱动模块15连接所述串转并模块16，所述串转并模块16连接所述输出检测器17。
[0026]本技术实施例所述的PCIE测试装置100通过所述PCIE接口11与待测PCIE设备200连接，发送测试数据测试所述PCIE设备200的性能，比如误码率测试。本技术实施例
所述的PCIE测试装置100采用FPGA(Field Programmable Gate Array，现场可编程逻辑门阵列)芯片设计实现，通过FPGA实现PCIE测试装置100的核心，完成码型的生成、发送、接收、扫描、检验等功能。FPGA是数字电路的物理实现方式之一，其具有可编程特性，用户可通过程序指定FPGA实现某一特定数字电路。FPGA相比于CPLD更适用于触发器丰富的结构，且在编程上FPGA比CPLD具有更大的灵活性，CPLD通过修改具有固定内连电路的逻辑功能来编程，FPGA主要通过改变内部连线的布线来编程，FPGA的集成度比CPLD高，具有更复杂的布线结构和逻辑实现，采用FPGA芯片的PCIE测试装置100体积不会过于庞大，便携性强。
[0027]进一步地，所述PCIE测试装置还包括集成在FPGA芯片上本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种PCIE测试装置，其特征在于，包括PCIE接口以及集成在FPGA芯片上的码型发生器、并转串模块、输入驱动模块、输出驱动模块、串转并模块和输出检测器；其中，所述码型发生器连接所述并转串模块，所述并转串模块连接所述输入驱动模块，所述输入驱动模块连接所述PCIE接口，所述PCIE接口用于连接待测PCIE设备；所述PCIE接口还连接所述输出驱动模块，所述输出驱动模块连接所述串转并模块，所述串转并模块连接所述输出检测器。2.如权利要求1所述的PCIE测试装置，其特征在于，所述PCIE测试装置还包括集成在FPGA芯片上的控制模块，所述控制模块分别连接所述输入驱动模块和所述输出驱动模块。3.如权利要求1所述的PCIE测试装置，其特征在于，所述码型发生器包括异或电路和移位寄存器；其中，所述移位寄存器分别连接所述异或电路和所述并转串模块。4.如权利要求1所述的PCIE测试装置，其特征在于，所述输出检测器包括码型检测器、比较器和计数器；其中，所述码型检测器...

【专利技术属性】
技术研发人员：杨培宇，杜艳，俎鹏宇，王兴珍，王家兴，陈才，
申请(专利权)人：飞腾信息技术有限公司，
类型：新型
国别省市：