像素驱动电路、显示设备以及像素驱动方法技术

提供一种像素驱动电路(PDC)。像素驱动电路(PDC)包括数据写入子电路(SCdw)，其连接至数据线(DL)并连接至第二电容器电极(Ce2)，所述数据写入子电路(SCdw)被配置为在数据写入阶段(III)，将数据电压信号的电压和驱动晶体管(Td)的阈值电压写入到第二电容器电极(Ce2)；发光控制子电路(SClec)，其连接至驱动晶体管(Td)，所述发光控制子电路(SClec)被配置为在发光阶段(V)，控制电压电源线(Vdd)的电压电源信号被写入到驱动晶体管(SClec)，以生成驱动信号；以及第一复位晶体管(Tr1)，其具有连接至复位控制信号线(rst)的栅极、连接至第一复位信号线(SLr1)的源极、以及连接至驱动晶体管(Td)的栅极和第二电容器电极(Ce2)的漏极。极。极。

【技术实现步骤摘要】
【国外来华专利技术】像素驱动电路、显示设备以及像素驱动方法


[0001]本专利技术涉及显示技术，尤其涉及一种像素驱动电路、显示设备及像素驱动方法。

技术介绍

[0002]有机发光二极管(OLED)显示器是当今平板显示器研究领域的热点之一。与使用稳定电压来控制亮度的薄膜晶体管
‑
液晶显示器(TFT
‑
LCD)不同，OLED由需要保持恒定以控制照明的驱动电流来驱动。OLED显示面板包括多个像素单元，所述多个像素单元配置有以多行和多列布置的像素驱动电路。每个像素驱动电路包括驱动晶体管，该驱动晶体管具有连接至每行一条栅线的栅极端子和连接至每列一条数据线的漏极端子。当其中像素单元被选通的行导通时，连接至驱动晶体管的开关晶体管导通，并且数据电压从数据线经由开关晶体管施加到驱动晶体管，使得驱动晶体管将与数据电压对应的电流输出到OLED器件。OLED器件被驱动以发射相应亮度的光。

技术实现思路

[0003]在一个方面，本公开提供了一种像素驱动电路，包括：存储电容器，其包括第一电容器电极和第二电容器电极，所述第一电容器电极连接至电本文档来自技高网...

【技术保护点】

【技术特征摘要】
【国外来华专利技术】1.一种像素驱动电路，包括：存储电容器，其包括第一电容器电极和第二电容器电极，所述第一电容器电极连接至电压电源线；驱动晶体管，其被配置为当所述第二电容器电极的电压大于所述驱动晶体管的阈值电压时，生成用于驱动发光元件发光的驱动电流，所述驱动晶体管的栅极连接至所述第二电容器电极；数据写入子电路，其连接至数据线并连接至所述第二电容器电极，所述数据写入子电路被配置为在数据写入阶段将数据电压信号的电压和所述驱动晶体管的阈值电压写入到所述第二电容器电极；发光控制子电路，其连接至所述驱动晶体管，所述发光控制子电路被配置为在发光阶段，控制所述电压电源线的电压电源信号被写入到所述驱动晶体管，以生成驱动信号；以及第一复位晶体管，其具有连接至复位控制信号线的栅极、连接至第一复位信号线的源极、以及连接至所述驱动晶体管的栅极和所述第二电容器电极的漏极；其中，所述第一复位晶体管被配置为在复位阶段被导通，以允许由所述第一复位信号线提供的第一初始化电压信号被写入所述第二电容器电极；在电压保持阶段，所述第一复位晶体管被配置为关断，并且所述第一复位信号线被配置为向所述第一复位晶体管的源极提供电压保持信号；以及所述电压保持信号不同于所述第一初始化电压信号。2.根据权利要求1所述的像素驱动电路，还包括第二复位晶体管，所述第二复位晶体管具有连接至所述复位控制信号线的栅极、连接至第二复位信号线的源极、以及连接至所述发光控制子电路和所述发光元件的阳极的漏极，所述第二复位晶体管被配置为在所述复位阶段，将第二初始化电压信号写入所述发光元件的所述阳极；其中，所述第一复位信号线和所述第二复位信号线彼此独立；以及所述电压保持信号不同于所述第二初始化电压信号。3.根据权利要求1或2所述的像素驱动电路，还包括连接至所述第一复位信号线的双信号开关子电路；其中，所述双信号开关子电路被配置为在所述复位阶段生成所述第一初始化电压信号，并且在所述电压保持阶段生成所述电压保持信号。4.根据权利要求3所述的像素驱动电路，其中，所述双信号开关子电路包括：第一控制晶体管，其具有连接至第一控制信号线的栅极、连接至被配置为提供所述电压保持信号的第一开关信号线的源极、以及连接至所述第一复位信号线的漏极；以及第二控制晶体管，其具有连接至第二控制信号线的栅极、连接至被配置为提供所述第一初始化电压信号的第二开关信号线的源极、以及连接至所述第一复位信号线的漏极；其中，在所述复位阶段和所述数据写入阶段，所述第一控制晶体管被配置为关断，并且所述第二控制晶体管被配置为导通；以及在所述电压保持阶段，所述第一控制晶体管被配置为导通，并且所述第二控制晶体管被配置为关断。5.根据权利要求4所述的像素驱动电路，还包括连接至所述双信号开关子电路的反向开关子电路；
其中，在所述复位阶段，所述反向开关子电路被配置为生成第一关断控制信号，其通过第一控制信号线到达所述双信号开关子电路的第一控制晶体管的栅极，以关断所述第一控制晶体管，并且生成第二导通控制信号，其通过第二控制信号线到达所述双信号开关子电路的第二控制晶体管的栅极，以导通所述第二控制晶体管；以及在所述电压保持阶段，所述反向开关子电路被配置为生成第一导通控制信号，其通过所述第一控制信号线到达所述双信号开关子电路的所述第一控制晶体管的栅极，以导通所述第一控制晶体管，并且生成第二关断控制信号，其通过第二控制信号线到达所述双信号开关子电路的所述第二控制晶体管的栅极，以关断所述第二控制晶体管。6.根据权利要求5所述的像素驱动电路，其中，所述反向开关子电路包括：第三控制晶体管，其具有连接至所述第一控制信号线的栅极、连接至被配置为提供第一电压信号的第一电压信号线的源极、以及连接至所述第二控制信号线的漏极；以及第四控制晶体管，其具有连接至第三控制信号线的栅极、连接至被配置为提供第二电压信号的第二电压信号线的源极、以及连接至所述第二控制信号线的漏极；其中，在所述复位阶段和所述数据写入阶段，所述第三控制晶体管被配置为关断，并且所述第四控制晶体管被配置为导通；以及在所述电压保持阶段，所述第三控制晶体管被配置为导通，并且所述第四控制晶体管被配置为关断。7.根据权利要求1至6中任一项所述的像素驱动电路，其中，所述数据写入子电路包括第一晶体管和第二晶体管；所述第一复位晶体管包括连接到复位控制信号线的栅极、连接到第一复位信号线的源极、以及连接到所述存储电容器的第二电容器电极和所述驱动晶体管的栅极的漏极；以及所述第二晶体管包括连接至栅线的栅极、连接至所述存储电容器的所述第二电容器电极和所述驱动晶体管的栅极的源极、以及连接至所述驱动晶体管的漏极的漏极。8.根据权利要求1至7中任一项所述的像素驱动电路，其中，所述发光控制子电路包括第三晶体管和第四晶体管；所述第三晶体管包括连接至发光控制信号线的栅极、连接至所述电压电源线的源极、以及连接至所述驱动晶体管的源极和所述第一晶体管的漏极的漏极；以及所述第四晶体管包括连接至所述发光控制信号线的栅极、连接至所述驱动晶体管的漏极和所述第二晶体管的漏极的源极、以及连接至发光元件的阳极的漏极。9.一种阵列基板，包括：第一控制阵列上栅极电路，其包括多个级联的第一移位寄存器；第二控制阵列上栅极电路，其包括多个级联的第二移位寄存器；以及多行双信号开关子电路和反向开关子电路，各行均包括双信号开关子电路和反向开关子电路；其中，所述各行中的所述双信号开关子电路连接至第一复位信号线；以及所述各行中的所述反向开关子电路连接至所述双信号开关子电路；所述双信号开关子电路被配置为在复位阶段生成第一初始化电压信号，以及在电压保持阶段生成电压保持信号；在所述复位阶段，所述反向开关子电路被配置为生成第一关断控制信号，其通过第一
控制信号线到达所述双信号开关子电路的第一控制晶体管的栅极，以关断所述第一控制晶体管，并且生成第二导通控制信号，其通过第二控制信号线到达所述双信号开关子电路的第二控制晶体管的栅极，以导通所述第二控制晶体管；以及在所述电压保持阶段，所述反向开关子电路被配置为生成第一导通控制信号，其通过所述第一控制信号线到达所述双信号开关子电路的所述第一控制晶体管的栅极，以导通所述第一控制晶体管，并且生成第二关断控制信号，其通过第二控制信号线到达所述双信号开关子电路的所述第二控制晶体管的栅极，以关断所述第二控制晶体管。10.根据权利要求9所述的阵列基板，其中，所述多行双信号开关子电路和反向开关子电路分别连接至所述第一控制阵列上栅极电路的多个第一移位寄存器，所述多行的数量与所述多个第一移位寄存器的数量相同，所述多个第一移位寄存器中的各个第一移位寄存器被配置为向所述多行中的各行中的反向开关子电路提供所述第三关断控制信号和所述第三导通控制信号；以及所述多行双信号开关子电路和反向开关子电路共同连接至所述第二控制阵列上栅极电路的单个第二移位寄存器，所述单个第二移位寄存器被配置为向所述多行双信号开关子电路和反向开关子电路中的反向开关子电路和双信号开关子电路提供所述第一导通控制信号和所述第一关断控制信号。11.根据权利要求9或10所述的阵列基板，还包括：栅极扫描阵列上栅极电路，其包括多个级联的第三移位寄存器，所述多个级联的第三移位寄存器被配置为生成多个栅极驱动信号；以及发光扫描阵列上栅极电路，其包括被配置为生成多个发光控制信号的多个级联的第四移位寄存器；其中，所述多个级联的第一移位寄存器中的各个第一移位寄存器和所述多个级联的第三移位寄存器中的各个第三移位寄存器具有相同的电路结构；所述多个级联的第二移位寄存器中的各个第二移位寄存器和所述多个级联的第四移位寄存器中的各个第四移位寄存器具有相同的电路结构；分别在所述多个级联的第一移位寄存器中的各个第一移位寄存器和所述多个级联的第三移位寄存器中的各个第三移位寄存器中的输出晶体管的尺寸的比在1:3到1:2的范围内；以及分别在所述多个级联的第二移位寄存器中的各个第二移位寄存器和所述多个级联的第四移位寄存器中的各个第四移位寄存器中的输出晶体管的尺寸的比在1:3到1:2的范围内。12.根据权利要求11所述的阵列基板，还包括多行像素驱动电路，其分别电连接至所述多行双信号开关子电路和反向开关子电...

【专利技术属性】
技术研发人员：于子阳，
申请(专利权)人：成都京东方光电科技有限公司，
类型：发明
国别省市：