二维锥形滤波器体系结构制造技术

本发明专利技术涉及一种集成电路，它包括２Ｎ－１阶的二维锥形滤波器体系结构，其中Ｎ是大于二的正整数。通过这种体系结构，可以减小计算复杂度或者处理和／或硬件成本。（*该技术在2022年保护过期，可自由使用*）

【技术实现步骤摘要】
相关申请本专利申请涉及Tinku Acharya于2001年1月3日提交的题为“无乘法器的锥形滤波器”、序列号为09/754684的美国专利申请，该专利转让给本专利技术的受让人，现通过引用结合于此。背景本公开涉及锥形滤波器。在图像处理中，经常需要将图像、如扫描的彩色图像分解为两个或两个以上分离的图像表示。例如，彩色或灰度记录图像可分解为背景和前景图像，以便进行诸如增强、压缩等有效的图像处理操作，如经常应用于典型的复印机或扫描装置中那样。在这种情况下，这个操作通常称作去网操作。这种去网操作有时还用于消除可能存在于原始扫描图像中的半色调图案。例如，这些半色调图案如果没有被适当消除，则可能产生对人眼有害的结果。这种分解或去网的传统方式是对彩色图像进行滤波以便使其模糊。这些模糊结果则用来协助确定模糊和锐化图像的程度，以便产生分解。通常可采用“对称锥形”滤波器来实现这种模糊。对称锥形有限脉冲响应(FIR)滤波器是众所周知的。但是，这种图像处理技术的一个缺点在于当并行应用多个不同大小的锥形滤波器以便产生多个模糊图像时，如上所述应用这些技术，复杂度会增加许多倍。这种多重锥形滤波方法的蛮力法是并行使用多个FIR滤波器，如附图说明图1所示。这种方法证明，从单一源图像中并行产生不同模糊图像的快速“对称锥形滤波”体系结构的设计和实现可能是需要的。图1中各FIR框的括号中提供的数字表示相应长度的锥形滤波器。例如，(1，2，1)是3阶或长度为3的对称锥形有限脉冲响应(FIR)滤波器的滤波器系数。同样，(1，2，3，2，1)是5阶FIR锥形滤波器的系数，依此类推。但是，图1所示方法具有一些缺点。例如，冗余计算可能导致低效。FIR实现还经常采用乘法器电路。尽管存在一些实现来减少或避免使用乘法器，例如采用移位和加法电路，但它们可能引起增加的定时，从而可能降低电路吞吐量。因此，需要改进锥形滤波的实现或体系结构。附图概述在本说明的结束部分中特别指出主题并明确地要求其权益。但是，通过结合附图参照以下详细说明，可以更好地理解关于操作的组织和方法及其目的、特征、附属部分所要求的主题，附图包括图1是框图，说明实现有限脉冲响应(FIR)多重锥形滤波体系结构的蛮力法；图2是一维无乘法器锥形滤波器的一个实施例；图3是二维锥形滤波器体系结构的一个实施例；图4是表/矩阵，说明从实现诸如可由图3的实施例实现的二维锥形滤波器体系结构中产生的矩阵的一个实例；图5是表/矩阵，说明可由二维锥形滤波器体系结构来进行处理的二维信号的一个实例；图6是表/矩阵，说明以行和列方式应用一维锥形滤波器核心的一个实例；图7是图6在k＝9的情况下的表/矩阵；图8是表/矩阵，说明将一维锥形滤波器应用到二维输入信号样值矩阵的行的结果；以及图9是表/矩阵，说明将一维锥形滤波器应用到二维输入信号样值矩阵的列的结果。详细说明以下详细说明中陈述了大量具体细节，以便透彻地理解所要求的主题。但是，本领域的技术人员应当理解，在没有这些具体细节时也可实施所要求的主题。在其它情况下，没有详细说明众所周知的方法、步骤、元件和电路，以免影响对所要求的主题的理解。如上所述，锥形滤波、尤其是对称锥形滤波可以与彩色图像或彩色图像处理结合使用，以便对图像进行分解或去网，例如分解或去网成背景和前景图像。虽然所要求的主题不限制在这个方面的范围之内，在这种情况下，降低计算复杂度或者处理和/或硬件成本的锥形滤波体系结构是特别符合需要的。同样，无乘法器、也就是在实现中不特别采用乘法的实现通常也是符合需要的，因为这类实现或实施例的实现成本比采用或包括乘法电路时更低。虽然所要求的范围不限于这个方面的范围之内，但图2说明一维锥形滤波器的实施例200，例如T.Acharya于2001年1月3日提交的题为“无乘法器的锥形滤波器”、序列号为09/754684(代理人档案号为042390.P10722)的上述美国专利申请中有详细说明。实施例200包括统一的无乘法器的级联对称锥形滤波体系结构，对于具有不同阶数的锥形滤波器系列或序列产生大量滤波输出信号流，输出信号流的产生并行发生。在这个特定实施例中，虽然所要求的主题也不限于这个方面的范围之内，但在每个时钟周期上对正在实现的不同阶数的各锥形滤波器产生滤波后的输出信号流。因此，除计算上效率高之外，这个特定实施例还在吞吐量方面产生好的结果。但是，如上所述，这个特定实施例实现一维锥形滤波器。在特定符号的上下文中理解图2。例如，输入源信号X可如下表示X＝(x0，x1，...，Xi-2，Xi-1，Xi，Xi+1，Xi+2，...)在数字或离散信号处理中，滤波可表示为输入信号X与滤波器F的卷积，在此上下文中，滤波器F是称为有限脉冲响应(FIR)滤波器的有限长度的数字滤波器。因此，滤波后的输出信号流表示如下Y＝XF如上所述，图2中的特定实施例采用锥形滤波器。这些滤波器通常采用长度或阶数为诸如3、5、7、9等奇数的数字滤波器来实现。在此上下文中，奇数或阶数可表示为2N-1的形式，其中N为例如大于2的正整数。这类数字滤波器的部分实例如下所示F3＝(1，2，1)F5＝(1，2，3，2，1)F7＝(1，2，3，4，3，2，1)F9＝(1，2，3，4，5，4，3，2，1)FM＝(1，2，3，...，N，...，3，2，1)(在此上下文中，M＝2N-1)对于上述滤波器，滤波后的输出信号或输出信号流可表示如下B3＝XF3＝(b03，b13，...，bi-13，bi3，bi+13，...)通过F3滤波的输入信号X的结果B5＝XF5＝(b05，b15，...，bi-15，bi5，bi+15，...)通过F5滤波的输入信号X的结果B7＝XF7＝(b07，b17，...，bi-17，bi+17，bi+17，...)通过F7滤波的输入信号X的结果B9＝XF9＝(b09，b19，...，bi-19，bi9，bi+19，...)通过F9滤波的输入信号X的结果BM＝XFM＝(b0M，b1M，...，bi-1M，biM，bi+1M，...)通过FM滤波的输入信号X的结果根据经验表示这些滤波后的输出信号样值的另一方式如下所示bi3＝xi-1+2xi+xi+1bi5＝xi-2+2xi-1+3xi+2xi+1+xi+2bi/＝xi-3+2xi-2+3xi-1+4xi+3xi+1+2xi+2+xi+3bi9＝xi-4+2xi-3+3xi-2+4xi-1+5xi+4xi+1+3xi+2+2xi+3+xi+4同样，通过引入此上下文中所说的状态变量，上述表达式可以重新表示成如下形式bi3＝xi+si3，其中si3＝xi-1+xi+xi+1bi5＝bi3+si5，其中si5＝xi-2+xi-1+xi+xi+1+xi+2bi7＝bi5+si7，其中si7＝xi-3+xi-2+xi-1+xi+xi+1+xi+2+xi+3bi9＝bi7+si9，其中si9＝xi-4+xi-3+xi-2+xi-1+xi+xi+1+xi+2+xi+3+xi+4因此，所需的锥形滤波器可表示成如下形式B3＝X+S3，其中S3＝(s03，s13，s23，...，si-13，si3，si+13，...)B5＝B3+S5，其中S5＝(s05，s15，s25，...本文档来自技高网...

【技术保护点】
一种集成电路，包括：２Ｎ－１阶的二维锥形滤波器体系结构，其中Ｎ是大于二的正整数；　所述２Ｎ－１阶的二维锥形滤波器体系结构在工作时能够在相应的时钟周期上产生至少以下结果：与两个２Ｎ－１阶的一维锥形滤波器所产生的输出信号 对应的锥形滤波输出信号；以及与四个二维锥形滤波器或者一个采用［２（Ｎ－１）－１］阶的信号样值矩阵的［２（Ｎ－１）－１］阶的二维锥形滤波器所产生的输出信号对应的锥形滤波输出信号；其中，在所述二维锥形滤波器体系结构的相应时钟周期 上将所述二维锥形滤波器体系结构中的所述相应输出信号求和。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：T阿查亚，
申请(专利权)人：英特尔公司，
类型：发明
国别省市：US[美国]