可变增益积分器制造技术

本发明专利技术提供一种可变增益积分器，其可变乘法器（１１），使输入数据乘以可变增益。可变乘法器（１１）的输出数据，由加法器（１２）以及积分值保持器（１５）作累积加运算。这里，加运算后的输出数据，通过限幅电路（１３），对积分值保持器（１５）中可保存的数据范围进行限幅。积分数据，在固定乘法器（１４）乘以固定增益并输出。这样，可以简化限幅操作，并且，能够避免输出数据的范围随增益而变窄。

【技术实现步骤摘要】

本专利技术涉及一种将输入数据累积加算的可变增益积分器，特别涉及能够与可变增益进行乘运算的可变增益积分器。
技术介绍
周知有由数字电路构成的积分器。图13表示数字积分器的构成例。在图13中，输入数据和触发器72(以下称作FF)中保存的数据通过加法器71作加运算，在下一时钟内将加运算后的数据保存在FF72中。通过重复该动作，使输入数据累积加运算，就能得到积分数据。一般地，数字电路中，总线的位宽和FF72的位数是固定的。这里，在图13中，通过限幅电路73进行限幅动作，限制加运算后的数据的范围。有时需要将累积加运算得到的积分数据乘以增益后输出。图14所示为想定的对积分数据乘以增益后输出的积分器的构成。在图14中，根据乘法器74，对从A点的限幅电路73输出的积分数据乘以增益G。然后，乘法器74的输出数据，通过B点的限幅电路75限制输出总线的位宽j。但是，在图14的积分器中，在乘法器74的增益为可变的情况下，有以下问题。对该问题，就输出总线为4位宽，将乘法器的增益按1/16、1/8、1/4可变的情况作为一例进行具体说明。假定FF72的位数设定为8位的情况下，积分数据(限幅电路73的输出数据)的最大值，成为255(二进制的“11111111”)。增益为1/16时，乘法器74的输出数据的最大值为15(“1111”)，就不需要乘法运算后的限幅动作。增益为1/8时，乘法器74的输出数据的最大值为31(“11111”)，高位第1位为“1”时需要进行限幅动作。增益为1/4时，乘法器74的输出数据的最大值为63(“111111”)，在高位第1位或者高位第2位为“1”时需要进行限幅动作。因此，除加运算后的限幅电路73之外，还必须设置乘运算后的限幅电路75。并且，乘运算后的限幅电路75中，需要根据增益进行不同的限幅动作。其结果，积分器全体的电路构成就变的很复杂了。另一方面，在FF72的位数设定为6位的情况下，积分数据的最大值，成为63(“111111”)。然后，乘法器74的输出数据的最大值，在增益为1/16，1/8，1/4时，分别为3(“0011”)、7(“0111”)、15(“1111”)。因此，不论增益如何，都不需要乘运算后的限幅动作。但是，乘运算后的数据范围，在增益1/16时为0～3；在增益1/8时为0～7，与输出总线的数据范围0～15相比变得更窄。因此，例如，即使限幅电路73产生限幅，积分数据为最大值63(“111111”)，增益为1/16的情况下，乘法器74的输出数据，变得远比输出总线的最大值15小的3。
技术实现思路
本专利技术的目的在于提供一种能够省略或简化限幅动作，并且能够避免使输出数据的范围根据增益而变窄的可变增益积分器。本专利技术，提供一种可变增益积分器，对按时序列顺序输入的数字的输入数据累积加运算，包含可变乘法装置，将输入数据乘以可变增益；加法装置，将该可变乘法装置的输出数据与前次的积分数据作加运算；数据限制装置，将该加法装置的输出数据限制在给定范围，得到积分数据；积分值保持装置，保持由该数据限制装置得到的积分数据，将保持的积分数据作为上述前次的积分数据提供给上述加法装置；和固定乘法装置，将上述数据限制装置得到的积分数据乘以固定增益。这里，与固定增益作乘运算的积分数据中，还含有积分值保持装置中保持的积分数据。而且，上述数据限制装置，优选在由上述积分值保持装置可保持的数据的最小值至最大值的范围内限制数据。优选上述可变乘法装置的可变增益为大于等于1，上述固定乘法装置的固定增益为不足1。在本专利技术的优选方式中，输出由上述固定乘法器得到的数据的总线的位宽为j，上述固定增益为2-k，其中k为正整数，由上述积分值保持装置可保持的数据的位宽为(j+k)。再有，本专利技术提供一种DC偏移消除器，从按时序列顺序输入的数字对象数据中除去直流成分，包含减法装置，从上述对象数据中减去偏移数据；和可变增益积分器，将该减法装置的输出数据累积加运算，将得到的数据作为上述偏移数据提供给上述减法装置。上述可变增益积分器具有可变乘法装置，将上述减法装置的输出数据乘以可变增益；加法装置，将该可变乘法装置的输出数据与前次积分数据作加运算；数据限制装置，将该加法装置的输出数据限制在给定范围，得到积分数据；积分值保持装置，保持由该数据限制装置得到的积分数据，将保持的积分数据作为上述前次积分数据提供给上述加法装置；和固定乘法装置，将上述数据限制装置得到的积分数据乘以固定增益，得到上述偏移数据。本专利技术还提供一种可变增益积分方法，对按时序列顺序输入的数字的输入数据作累积加运算，包含可变乘法步骤，将输入数据乘以可变增益；加法步骤，将在该可变乘法步骤得到的数据与保持的前次积分数据作加运算；数据限制步骤，将在该加法步骤得到的数据限制在给定范围内，得到积分数据；固定乘法步骤，将在该数据限制步骤得到的积分数据乘以固定增益；和积分值保持步骤，保持在上述数据限制步骤得到的积分数据。本专利技术还提供一种可变增益积分程序，在计算机中将按时序列顺序输入的数字输入数据作累积加运算，让计算机执行以下步骤可变乘法步骤，将输入数据乘以可变增益；加法步骤，将在该可变乘法步骤得到的数据与保持的前次积分数据作加运算；数据限制步骤，将在该加法步骤得到的数据限制在给定范围内，得到积分数据；固定乘法步骤，将在该数据限制步骤得到的积分数据乘以固定增益；和积分值保持步骤，保持在上述数据限制步骤得到的积分数据。根据本专利技术，由于对输入数据乘以可变增益，对积分数据乘以固定增益，因此即使增益变化，但最终得到的输出数据的范围都不会变化。这样，就可以省略或者简化将积分数据乘以增益后的限幅动作，并且能够避免数据的范围随增益变窄的事态。附图说明图1表示可变增益积分器10的构成框图。图2表示可变增益积分器10的动作顺序的流程图。图3表示具有可变增益积分器10的DC偏移消除器100的构成框图。图4表示可变增益积分器的另一构成框图。图5表示数字信号再生电路的构成框图。图6表示环路滤波器47以及振幅误差检测部46的内部构成框图。图7表示环路滤波器49的内部构成框图。图8表示适应均衡器45的内部构成框图。图9表示LMS算法部45a的内部构成框图。图10表示为PSK解调电路的构成框图。图11为表示电路误差检测部54、环路滤波器55，以及信号转换部56的内部构成框图。图12为表示环路滤波器58的内部构成框图。图13为以往的数字积分器的构成框图。图14表示积分数据乘以增益的积分器的构成框图。图中10-可变增益积分器，11-可变乘法器，12-加法器，13-限幅电路，14-固定乘法器，15-积分值保持器，20-加法器，30-延迟起，41-A/D转换部，42-增益控制部，43-插补器，44-滤波器组，45-适应均衡器，45a-LMS算法部，46-振幅误差检测部，47-环路滤波器，48-时间误差检测部，49-环路滤波器，50-NCO，51-相位旋转器，52-插补器，53-半奈奎斯特滤波器，54-电力误差检测部，55-环路滤波器，56-信号转换部，57-载波相位误差检测部，58-环路滤波器，59-时钟时间误差检测部，60-环路滤波器，100-DC偏移消除器。具体实施例方式以下，参照附图说明本专利技术的实施方式。图1表示本实施方式的可变增益积分器10的构成本文档来自技高网...

【技术保护点】
一种可变增益积分器，对按时序列顺序输入的数字的输入数据累积加运算，其特征在于，包含：　可变乘法装置，将输入数据乘以可变增益；加法装置，将该可变乘法装置的输出数据与前次的积分数据作加运算；数据限制装置，将该加法装置的输出数据限制在给定范围，得到积分数据；积分值保持装置，保持由该数据限制装置得到的积分数据，将保持的积分数据作为所述前次的积分数据提供给所述加法装置；和固定乘法装置，将所述数据限制装置得到的积分数据乘以固定增益。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：芹泽织光，
申请(专利权)人：三洋电机株式会社，
类型：发明
国别省市：JP[日本]