波形整形电路和分压电路制造技术

本申请实施例提供一种波形整形电路和分压电路。所述波形整形电路包括：时钟信号电路、分压电路和接收电路；所述分压电路包括电阻、第一电容和第二电容；电阻和第一电容并联，电阻的一端和第一电容的一端与时钟信号电路的输出端连接，电阻的另一端和第一电容的另一端与第二电容的一端连接。由此，通过电阻和第一电容并联的分压电路，能够对时钟信号进行分压，降低产品成本并减少实装面积；此外，能够在电容分压的基础上减小或抵消接收电路的对地阻抗的影响，避免分压后信号波形的上升沿/下降沿的时间过长的问题以及避免分压后信号波形出现偏移的问题，从而输出能够满足接收电路的要求的信号。的要求的信号。的要求的信号。

【技术实现步骤摘要】
波形整形电路和分压电路


[0001]本技术涉及电子电器
，尤其涉及一种波形整形电路和分压电路。

技术介绍

[0002]对于工作中的接收电路(例如微处理器MPU或者物理层PHY芯片等)而言，一般要求输入符合要求的信号。作为信号源的时钟信号电路(例如有源晶振等)有可能不能输出满足接收电路的要求的信号，例如有源晶振输出的电压超出了接收电路的输入范围，从而需要为接收电路设计专用电源或者需要对信号进行分压。
[0003]应当注意，上面对
技术介绍
的介绍只是为了方便对本申请的技术方案进行清楚、完整的说明，并方便本领域技术人员的理解而阐述的，不能仅仅因为这些方案在本申请的
技术介绍
部分进行了阐述而认为上述技术方案为本领域技术人员所公知。

技术实现思路

[0004]但是，专利技术人发现：如果为接收电路设计专用电源，则会增加产品成本并增加实装面积；如果采用电阻分压，对于时钟信号而言存在分压后信号波形的上升沿/下降沿的时间过长的问题；如果采用电容分压，对于时钟信号而言存在分压后信号波形出现偏移(offset)的问题。从而导致信号仍然不满足接收电路的要求。
[0005]为了解决上述问题的至少之一，本申请实施例提供一种波形整形电路和分压电路。期待使用分压电路对时钟信号进行分压，并且能够输出满足接收电路的要求的信号。
[0006]根据本申请实施例的一方面，提供了一种波形整形电路，包括：
[0007]时钟信号电路，其输出时钟信号；
[0008]分压电路，其包括电阻、第一电容和第二电容；所述电阻和所述第一电容并联，所述电阻的一端和所述第一电容的一端与所述时钟信号电路的输出端连接并作为所述分压电路的输入端，所述电阻的另一端和所述第一电容的另一端与所述第二电容的一端连接并作为所述分压电路的输出端；以及
[0009]接收电路，其与所述分压电路的输出端连接，接收所述输出端输出的分压后信号。
[0010]由此，通过电阻和第一电容并联的分压电路，能够对时钟信号进行分压，降低产品成本并减少实装面积；此外，能够在电容分压的基础上减小或抵消接收电路的对地阻抗的影响，避免分压后信号波形的上升沿/下降沿的时间过长的问题以及避免分压后信号波形出现偏移的问题，从而输出能够满足接收电路的要求的信号。
[0011]在一些实施例中，所述第二电容的另一端接地。
[0012]由此，能够简化分压电路的结构，进一步降低成本并提高信号整形的效果。
[0013]在一些实施例中，所述时钟信号电路输出的时钟信号为频率大于10兆赫兹的高速信号。
[0014]在一些实施例中，所述时钟信号电路包括有源晶振或者微处理器或者可编程逻辑器件；所述接收电路包括微处理器或者物理层芯片或者可编程逻辑电路。
[0015]在一些实施例中，所述电阻的大小根据所述接收电路的对地阻抗被确定。
[0016]由此，能够通过电阻和第一电容并联的结构，在电容分压的基础上减小或抵消接收电路的对地阻抗的影响，从而进一步避免分压后信号波形的上升沿/下降沿的时间过长的问题以及进一步避免分压后信号波形出现偏移的问题。
[0017]在一些实施例，所述分压电路中所述电阻、所述第一电容和所述第二电容的大小满足如下公式：
[0018]C1：C2＝(V1
‑
V2)：V2；
[0019]R1：R2＝(V1
‑
V2)：V2；
[0020]其中，C1为所述第一电容的电容值，C2为所述第二电容的电容值，V1为所述分压电路的输入端的分压前电压值，V2为所述分压电路的输出端的分压后电压值， R1为所述电阻的电阻值，R2为所述接收电路的对地阻抗。
[0021]由此，能够以简单的结构实现分压，进一步降低成本；并且能够在电容分压的基础上抵消接收电路的对地阻抗的影响，从而进一步避免分压后信号波形的上升沿/下降沿的时间过长的问题以及进一步避免分压后信号波形出现偏移的问题。
[0022]根据本申请实施例的另一方面，提供了一种分压电路，所述分压电路包括电阻、第一电容和第二电容；
[0023]所述电阻和所述第一电容并联，所述电阻的一端和所述第一电容的一端连接作为所述分压电路的输入端，所述电阻的另一端和所述第一电容的另一端与所述第二电容的一端连接并作为所述分压电路的输出端。
[0024]在一些实施例，所述第二电容的另一端接地。
[0025]在一些实施例，所述分压电路的输入端被输入时钟信号，所述时钟信号为频率大于10兆赫兹的高速信号。
[0026]在一些实施例，所述电阻的大小根据与所述分压电路的输出端连接的接收电路的对地阻抗被确定。
[0027]本申请实施例的有益效果之一在于：通过电阻和第一电容并联的分压电路，能够对时钟信号进行分压，降低产品成本并减少实装面积；此外，能够在电容分压的基础上减小或抵消接收电路的对地阻抗的影响，避免分压后信号波形的上升沿/下降沿的时间过长的问题以及避免分压后信号波形出现偏移的问题，从而输出能够满足接收电路的要求的信号。
[0028]参照后文的说明和附图，详细公开了本申请实施例的特定实施方式，指明了本申请实施例的原理可以被采用的方式。应该理解，本申请实施例的实施方式在范围上并不因而受到限制。在所附权利要求的精神和条款的范围内，本申请实施例的实施方式包括许多改变、修改和等同。
附图说明
[0029]所包括的附图用来提供对本申请实施例的进一步的理解，其构成了说明书的一部分，用于例示本申请实施例的实施方式，并与文字描述一起来阐释本申请实施例的原理。显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。在附图中：
[0030]图1是采用电阻分压的波形整形电路的一示意图；
[0031]图2是采用电阻分压后的信号波形的一示例图；
[0032]图3是采用电容分压的波形整形电路的一示意图；
[0033]图4是采用电容分压后的信号波形的一示例图；
[0034]图5是本申请实施例的波形整形电路的一示意图；
[0035]图6是本申请实施例的分压后信号波形的一示例图；
[0036]图7是本申请实施例的分压电路的一示意图。
具体实施方式
[0037]参照附图，通过下面的说明，本申请实施例的前述以及其它特征将变得明显。在说明书和附图中，具体公开了本申请实施例的特定实施方式，其表明了其中可以采用本申请实施例的原理的部分实施方式，应了解的是，本申请实施例不限于所描述的实施方式，相反，本申请实施例包括落入所附权利要求的范围内的全部修改、变型以及等同物。
[0038]在本申请实施例中，术语“第一”、“第二”等用于对不同元素从称谓上进行区分，但并不表示这些元素的空间排列或时间顺序等，这些元素不应被这些术语所限制。术语“和/或”包括相关联列出的术语的一种或多个中的任何一个和所有组合。术语本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种波形整形电路，其特征在于，所述波形整形电路包括：时钟信号电路，其输出时钟信号；分压电路，其包括电阻、第一电容和第二电容；所述电阻和所述第一电容并联，所述电阻的一端和所述第一电容的一端与所述时钟信号电路的输出端连接并作为所述分压电路的输入端，所述电阻的另一端和所述第一电容的另一端与所述第二电容的一端连接并作为所述分压电路的输出端；以及接收电路，其与所述分压电路的输出端连接，接收所述输出端输出的分压后信号。2.根据权利要求1所述的波形整形电路，其特征在于，所述第二电容的另一端接地。3.根据权利要求1所述的波形整形电路，其特征在于，所述时钟信号电路输出的时钟信号为频率大于10兆赫兹的高速信号。4.根据权利要求1所述的波形整形电路，其特征在于，所述时钟信号电路包括有源晶振或者微处理器或者可编程逻辑器件；所述接收电路包括微处理器或者物理层芯片或者可编程逻辑电路。5.根据权利要求2所述的波形整形电路，其特征在于，所述电阻的大小根据所述接收电路的对地阻抗被确定。6.根据权利要求5所述的波形整形电路，其特征在于，所述分压电路中所述电阻、所述第一...

【专利技术属性】
技术研发人员：高彦文，徐美龙，
申请(专利权)人：欧姆龙上海有限公司，
类型：新型
国别省市：