具有精度控制的延迟的延迟锁定环制造技术

一种延迟锁定环电路（２００），包括用于要被延迟的信号的输入装置（２１０），所述输入装置包括用于将所述输入信号分成第一和第二支路的装置，其中第一支路中的信号与用于延迟信号的元件（２２０）连接，并且第二支路中的信号被用作由第一支路中的延迟元件导致的延迟的非延迟参考，其特征在于延迟元件（２２０）是无源可调谐延迟线，所述电路包括用于可调谐延迟线的调谐装置（２３０），所述调谐装置受所述参考信号影响，并且第一支路包括用于输出具有可选相位延迟的延迟信号的输出装置。（*该技术在2023年保护过期，可自由使用*）

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术涉及延迟锁定环(DLL)电路，所述电路包括用于要被延迟的信号的输入装置，所述输入装置包括用于将所述输入信号分成第一和第二支路的装置，其中第一支路中的信号与用于延迟信号的元件相连接，第二支路中的信号被用作由第一支路中的延迟元件引起的延迟的参考。
技术介绍
延时电路是许多电子系统中的重要构件，例如振荡器、测量仪器、倍频器、波形发生器以及数据和时钟恢复电路。最通常地是，通过使用传输线、有源电路、电缆(光或电的)、声表面波(SAW)电路或静磁表面波(MSW)电路可以实现所期望的延迟。通常期望并且有时候的确需要延迟能够由控制信号改变。通常，期望延迟是一个周期的某一分数，或者是这个分数的整数倍。在这些情况中，通常使用延迟锁定环(DLL)。通常，通过有源电路、更通常地是反相器设计DLL。然而，在这些DLL中，使用固定数目N的延迟单元，这意味着可以获得仅仅M/N*360°的相位延迟，其中O＜M＜N。
技术实现思路
因此，如上所述的，需要一种DLL型电路，其中延迟可以通过控制信号选择，并且其中可以在连续范围，优选地在0-360度的整个范围中选择延迟。这种需要通过本专利技术来解决，因为它公开了一种延迟锁定环电路，所述电路具有用于要被延迟的信号的输入装置，所述输入装置包括用于将所述输入信号分成第一和第二支路的装置。第一支路中的信号与用于延迟信号的元件相连接，第二支路中的信号被用作由第一支路中的延迟元件引起的延迟的非延迟参考。根据本专利技术，延迟元件是无源可调谐的延迟线，其中所述电路包括用于可调谐延迟线的调谐装置。由所述参考信号影响调谐装置，并且第一支路包括输出装置，用于输出具有选择相位延迟的延迟信号。合适地，电路的延迟元件是连续可调谐的，并且优选地是无源的，例如可调谐铁电延迟线。作为对可调谐铁电延迟线的替换，其可以由SAW-电路或MSW-电路组成。附图说明参考附图下面将更加详细地描述本专利技术，其中图1示出了已知延迟锁定环的示意框图，以及图2示意性地示出了根据本专利技术的延迟锁定环的原理；以及图3示出了本专利技术的延迟元件的更详细图。具体实施例方式为了便于理解本专利技术，在图1中示出了已知种类的延迟锁定环(DLL)电路100。图1中的电路100包括用于输入信号Vin的第一输入装置110，该输入装置将输入信号分成第一和第二输入支路。DLL电路的第一输入支路中的信号被输入可调谐延迟元件120，因此该元件也具有控制输入或可调谐信号的输入可能性，所述控制信号控制输入信号Vin经受的延迟。来自延迟元件120的输出被分成第一和第二输出支路，其中第一输出支路被用作来自DLL电路的输出信号，所述信号具有希望的延迟。来自延迟元件120的第二输出支路中的信号被用作到检相器150的两个输入信号的一个输入信号。DLL的第二输入支路中的信号被用作到检相器150的两个输入信号的另一个输入信号。因此，检相器用来检测非延迟信号和来自延迟元件的输出信号之间的相位差或延迟。来自检相器的输出信号对应相位差，并且被用作DLL电路的第一输入支路中延迟元件120的控制信号。合适地，来自检相器的输出信号在被输入到延迟元件120之前，通过低通滤波器140。因此，图1的DLL可以提供输入信号的相位延迟，所述相位延迟通过控制信号而改变。然而，在当前这些DLL中，在延迟元件中最通常所用的构件是有源电路、通常是反相器。例如，DLL中反相器的使用把可用延迟限制到确定数目的离散步幅。在图2中，示出了根据本专利技术的DLL 200，该DLL 200克服了在已知DLL中出现的这个问题。与先前已知的DLL类似，本专利技术的DLL 200包括用于要被延迟的信号Vin的输入装置210。输入装置210将输入信号分成第一和第二支路，并且第一支路中的信号与用于延迟信号的元件220相连接。与图1所示的常规DLL 100相反，本专利技术的DLL 200使用无源可调谐延迟线220作为延迟元件。下面结合图3更加详细阐述DLL 200的这个构件220的详细功能以及设计。然而，可调谐延迟线220的一个重要特性是可能调谐延迟线以便在所述延迟线中由信号覆盖的电距离通常保持相同，而不管信号的频率。这意味着进入延迟线220的信号的相位将通常在延迟线的固定点上是相同的，而不管信号的频率或波长。重新开始参考图2，具有已知信号相位的四个点在延迟线220中已经被标记。通过测量或者计算而已知在这些点的每一点上的相位，并且每一点例如被示为90°、180°、270°、360°。如先前提到的，如果延迟线被适当地调谐，这将在下文解释，则在这些点上的相位将通常基本上保持相同，而不管输入信号的波长。第二支路中的输入信号被用作由第一支路中的调谐线引起的延迟的非延迟参考，该非延迟参考是通过与用于相位比较的装置250(在该例子中示出检相器250)连接的第二支路中的输入信号实现的。为了得到第二输入信号，检相器250与具有良好定义的相移(在该实例中示为360°)的延迟线的点连接。因此，到检相器的两个输入信号是来自第一支路的非延迟信号以及来自第二支路的已经被移位360°的信号。因此，这两个信号之间的相位差应该为零，从而产生来自检相器的相当于零相位差的输出信号。优选地在已经通过低通滤波器240之后，来自检相器250的输出信号被用作参考信号或控制可调谐延迟线220的控制信号。来自检相器250的被滤波的输出信号然后被用作到控制装置230的输入，用于控制通过延迟线的信号将必须覆盖的电距离。以此方式，电距离可以被保持为常数且为期望的值，而不管输入信号Vin的波长。应该再次强调的是，图2中所示的以及上述提及的相位延迟仅仅是例子，通过访问延迟线中的恰当点可以从DLL 200中获得任何相位差。就滤波器240的功能而言，可提及的是它的功能是一个综合功能。另外，在一个可替换实施例中，检相器250可以与不是360°的另一相位位置相比较。在图3中，更加详细地示出了图2中所使用的可调谐延迟线220如先前所提到的，延迟线220优选地是可调谐铁电延迟线。这样的延迟线可以由图3所示的元件组成导电体305由为铁电材料的电介质材料310支持。铁电材料又依靠在地平面315上。图2中所示的到控制装置230的控制信号被连接以便它在导体305和地平面315之间施加电压VTUNE，由此改变材料310的电介质常数ε，这导致通过元件220的波所覆盖的电距离如所期望的变化。合适地，控制信号VTUNE经由诸如电阻器或电感之类的电元件被施加到导体。这是为了提供用于该信号的高阻抗，但是同时允许通过DC或低频率偏压。所提到的本专利技术的一些优点是●由于本专利技术的电路是无源的，所以它不与输入信号发生干扰，因此提供了使用调制输入信号的可能性；●由于是无源电路，所以它不消耗功率；●本专利技术的电路提供了宽的调谐范围；●本专利技术电路提供的相位延迟可以或多或少地被随机选择，并且在连续的范围上变化。权利要求1.一种延迟锁定环电路(200)，包括用于要被延迟的信号的输入装置(210)，所述输入装置包括用于将所述输入信号分成第一和第二支路的装置，其中第一支路中的信号与用于延迟信号的元件(220)连接，并且第二支路中的信号被用作由第一支路中的延迟元件导致的延迟的非延迟参考，其特征在于延迟元件(220)是无源可调谐延迟线，所述电路包括用于可调谐延迟线的调谐本文档来自技高网...

【技术保护点】

【技术特征摘要】
【国外来华专利技术】

【专利技术属性】
技术研发人员：S·格沃尔贾恩，H·雅各布松，T·莱温，
申请(专利权)人：艾利森电话股份有限公司，
类型：发明
国别省市：