一种法拉电容多级串联电压均衡电路制造技术

技术编号:3405037 阅读:2239 留言:0更新日期:2012-04-11 18:40
本实用新型专利技术公开了一种法拉电容多级串联电压均衡电路,该电路包括法拉电容(C1)和(C2),可控硅(D1)和(D2),限流电阻(R1)和(R2),法拉电容(C1)的正极接5V电压,法拉电容(C1)的负极接法拉电容(C2)的正极,法拉电容(C2)的负极接地,法拉电容(C1)的正极接可控硅(D1)的阴极,可控硅(D1)的控制极与可控硅(D1)的阴极短路;可控硅(D1)的阳极接限流电阻(R1),限流电阻(R1)接法拉电容(C1)的负极及可控硅(D2)的负极,可控硅(D2)的控制极与可控硅(D2)的负极短路,可控硅(D2)的阳极接限流电阻(R2),限流电阻(R2)的另一端接地。本实用新型专利技术实现了每个法拉电容的电压均衡,避免电压分配不均,大幅度提高单只法拉电容的寿命、存储能量。(*该技术在2017年保护过期,可自由使用*)

【技术实现步骤摘要】

本技术涉及一种对多级法拉电容的电压均衡保护的电路,具体地说是 一种法拉电容多级串联电压均衡电路
技术介绍
由于单只法拉电容的耐压值很小,经常使用多只法拉电容串联方法来提高 耐压值,由于每只法拉电容的容量、内阻和漏电流存在差异,如不采用电压均 衡电路,将存在单只法拉电容电压分配不均而造成某些法拉电容过压,从而导 致其寿命和存储能力的大幅度降低。
技术实现思路
本技术的技术任务是针对以上不足之处,提供一种能有效延长法拉电 容使用寿命的一种法拉电容多级串联电压均衡电路。本技术解决其技术问题所采用的技术方案是该电路包括法拉电容Cl和C2,可控硅D1和D2,限流电阻R1和R2,法拉电容Cl的正极接5V电压,法 拉电容C1的负极接法拉电容C2的正极,法拉电容C2的负极接地,法拉电容C1 的正极接可控硅D1的阴极,可控硅D1的控制极与可控硅D1的阴极短路;可控 硅Dl的阳极接限流电阻Rl,限流电阻Rl接法拉电容Cl的负极及可控硅D2的 负极,可控硅D2的控制极与可控硅D2的负极短路,可控硅D2的阳极接限流电 阻R2,限流电阻R2的另一端接地。上电时,当法拉电容Cl两端电压高于2. 5V,可控硅Dl的控制极与正极的 电压差超过参考电压2.5V,可控硅D1导通,电流通过限流电阻R1流经法拉电 容C2,给法拉电容C2充电,从而法拉电容C1两端电压逐步降低到2.5V,法拉 电容C2两端的电压逐歩提高到2. 5V,实现两个法拉电容的电压均衡。本技术的一种法拉电容多级串联电压均衡电路实现了每个法拉电容的 电压均衡,避免因各法拉电容的容量、内阻和漏电流等参数的差异而造成电压 分配不均,大幅度提高单只法拉电容的寿命、存储能量。以下结合附图对本技术进一步说明。 附图为一种法拉电容多级串联电压均衡电路的电路图。具体实施方式以下结合附图和具体实施例对本技术作进一歩说明,但不作为对本实 用新型的限定。本技术的一种法拉电容多级串联电压均衡电路,该电路包括法拉电容Cl(l. 0F/2. 5V)和C2(1. 0F/2. 5V),可控硅D1(LR431A/BLT1 )和D2(LR431A/BLT1 ), 限流电阻R1 (RC1206JR—073R3)和R2 (RC1206JR—073R3),法拉电容C1的正 极接5V电压,法拉电容Cl的负极接法拉电容C2的正极,法拉电容C2的负极 接地,法拉电容C1的正极接可控硅D1的阴极,可控硅D1的控制极与可控硅D1 的阴极短路;可控硅D1的阳极接限流电阻R1,限流电阻R1接法拉电容C1的负 极及可控硅D2的负极,可控硅D2的控制极与可控硅D2的负极短路,可控硅D2 的阳极接限流电阻R2,限流电阻R2的另一端接地。权利要求1、一种法拉电容多级串联电压均衡电路,包括法拉电容(C1)和(C2),可控硅(D1)和(D2),限流电阻(R1)和(R2),其特征在于法拉电容(C1)的正极接5V电压,法拉电容(C1)的负极接法拉电容(C2)的正极,法拉电容(C2)的负极接地,法拉电容(C1)的正极接可控硅(D1)的阴极,可控硅(D1)的控制极与可控硅(D1)的阴极短路;可控硅(D1)的阳极接限流电阻(R1),限流电阻(R1)接法拉电容(C1)的负极及可控硅(D2)的负极,可控硅(D2)的控制极与可控硅(D2)的负极短路,可控硅(D2)的阳极接限流电阻(R2),限流电阻(R2)的另一端接地。专利摘要本技术公开了一种法拉电容多级串联电压均衡电路,该电路包括法拉电容(C1)和(C2),可控硅(D1)和(D2),限流电阻(R1)和(R2),法拉电容(C1)的正极接5V电压,法拉电容(C1)的负极接法拉电容(C2)的正极,法拉电容(C2)的负极接地,法拉电容(C1)的正极接可控硅(D1)的阴极,可控硅(D1)的控制极与可控硅(D1)的阴极短路;可控硅(D1)的阳极接限流电阻(R1),限流电阻(R1)接法拉电容(C1)的负极及可控硅(D2)的负极,可控硅(D2)的控制极与可控硅(D2)的负极短路,可控硅(D2)的阳极接限流电阻(R2),限流电阻(R2)的另一端接地。本技术实现了每个法拉电容的电压均衡,避免电压分配不均,大幅度提高单只法拉电容的寿命、存储能量。文档编号H03G11/00GK201138793SQ20072003086公开日2008年10月22日 申请日期2007年11月21日 优先权日2007年11月21日专利技术者于治楼 申请人:浪潮电子信息产业股份有限公司本文档来自技高网...

【技术保护点】
一种法拉电容多级串联电压均衡电路,包括法拉电容(C1)和(C2),可控硅(D1)和(D2),限流电阻(R1)和(R2),其特征在于法拉电容(C1)的正极接5V电压,法拉电容(C1)的负极接法拉电容(C2)的正极,法拉电容(C2)的负极接地,法拉电容(C1)的正极接可控硅(D1)的阴极,可控硅(D1)的控制极与可控硅(D1)的阴极短路;可控硅(D1)的阳极接限流电阻(R1),限流电阻(R1)接法拉电容(C1)的负极及可控硅(D2)的负极,可控硅(D2)的控制极与可控硅(D2)的负极短路,可控硅(D2)的阳极接限流电阻(R2),限流电阻(R2)的另一端接地。

【技术特征摘要】

【专利技术属性】
技术研发人员:于治楼
申请(专利权)人:浪潮电子信息产业股份有限公司
类型:实用新型
国别省市:88[中国|济南]

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1