一种压敏电阻基体芯片、高能量型电涌保护器阀片及其制造方法技术

一种压敏电阻基体芯片、高能量型电涌保护器阀片及其制造方法，包括压敏电阻基体芯片，设置在与压敏电阻基体芯片两端面紧密连接的金属电极片、以及压敏电阻基体芯片外的环氧树脂包封层；压敏电阻基体芯片是由压敏电阻瓷体两端面的外边缘自由边以及侧面均设置有绝缘涂层，压敏电阻瓷体两端面无绝缘涂层处设置有腐蚀凹坑，以及在腐蚀凹坑上方设置有金属表面电极层；本发明专利技术将压敏电阻瓷体粘贴玻璃粉生胶带、高温回火、刻蚀、表面电极化、刷锡、焊接、环氧树脂包封后制造得到；本发明专利技术采用压敏电阻刻蚀技术，有效增加金属表面电极与压敏电阻瓷体的结合力，从而可以有效提升阀片的通流容量、能量耐受能力和工频耐受能力。能量耐受能力和工频耐受能力。能量耐受能力和工频耐受能力。

The invention relates to a varistor matrix chip, a high-energy surge protector valve sheet and a manufacturing method thereof

【技术实现步骤摘要】
一种压敏电阻基体芯片、高能量型电涌保护器阀片及其制造方法


[0001]本专利技术涉及压敏电阻制造
，尤其涉及一种压敏电阻基体芯片、高能量型电涌保护器阀片及其制造方法。

技术介绍

[0002]电涌保护器是连接在电源和应用设备之间或者设备内部电源回路的最前端，当供电系统没有发生异常过电压时，电涌保护器无动作，而一旦电路被外来过电压脉冲入侵时，电涌保护器内的核心非线性元件电涌保护器阀片瞬间立即动作，并将侵入的过电压脉冲峰值限制在一定水平之内，以保护并联在其后的电路负载元件。电涌保护器阀片是电涌保护器最重要的核心元件之一，其基本性能要求是具有较大的雷电浪涌能量耐量、较低的残压比以及工频耐受下的稳定性。为了能够达到更佳的性能要求，工程师从产品的本征、瓷体的配方和结构出发，开发出了一系列配方及制造方法，不断地优化了电涌保护器阀片的结构设计。如一种高性能电涌保护器阀片及其制造方法(专利申请号为CN202011582599.6)，一种安全型电涌保护器阀片材料及其制备方法(专利号为CN104177082B)，一种环境自适应型电涌保护器封装模块(专利号为CN112635141A)，一种压敏电阻边缘涂敷浆料材料及其制备方法(专利号为CN104599797B)，一种高能型SPD阀片陶瓷涂层材料及涂层方法(专利号为CN106396743B)，一种高性能安全型SPD防雷阀片(专利号为CN204178839U)。这些专利申请均在一定程度上提高了电涌保护器阀片的电学性能或安全性能，但是都存在了一个缺点，常常由于表面电极的焊接结合力不够，在大电流测试过程中，产品本身未达到本征极限，而出现焊接脱落失效现象，因此，从产品的原生设计和工艺优化出发，提升产品的性能不断满足日益增长的市场需求，还有许多技术突破的空间。

技术实现思路

[0003]为了克服上述现有技术的缺点，本专利技术的目的在于提供一种压敏电阻基体芯片、高能量型电涌保护器阀片及其制造方法，通过采用压敏电阻刻蚀技术，极大地提升电涌保护器阀片两端表面电极焊接拉力，从而可以进一步提升电涌保护器阀片的通流容量、能量耐受能力，以及工频耐受能力。
[0004]为了达到上述目的，本专利技术提供的技术方案如下：
[0005]一种压敏电阻基体芯片，包括压敏电阻瓷体1，在压敏电阻瓷体1两端面的外边缘自由边，以及侧面均设置有绝缘涂层2A；在压敏电阻瓷体1两端面且未设置绝缘涂层2A处设置有腐蚀凹坑1A，在腐蚀凹坑1A上方设置有金属表面电极层3。
[0006]基于上述一种压敏电阻基体芯片的高能量型电涌保护器阀片，包括压敏电阻基体芯片、紧密设置在压敏电阻基体芯片两端面的金属电极片4、以及包封在压敏电阻基体芯片外的环氧树脂包封层6。
[0007]所述的金属电极片4上设置有引出电极4B、4C，分别通过焊锡层5与金属表面电极
层3紧密连接，并且两个引出电极4B、4C引出方向相同，分别引伸出环氧树脂包封层6之外。
[0008]所述的金属电极片4上还设置有通气孔4A。
[0009]基于上述一种高能量型电涌保护器阀片的制造方法，具体步骤如下：
[0010]1.贴玻璃粉生胶带：将玻璃粉生胶带2粘贴并完全包覆在压敏电阻瓷体1两端面上的外边缘自由边以及压敏电阻瓷体1侧面；
[0011]2.回火：将步骤1中包覆好带有玻璃粉生胶带2的压敏电阻瓷体，放入炉中450℃～700℃回火，保温0.2小时～2小时，随炉降温取出，玻璃粉生胶带2软化后完全贴合其包覆面，形成绝缘涂层2A，即得到一种压敏电阻保护基体；
[0012]3.刻蚀：将步骤2中压敏电阻保护基体浸入重量百分比为2％～5％的氢氟酸溶液中腐蚀3～20秒钟后，立即取出，并使用去离子水将腐蚀过的压敏电阻保护基体冲洗干净，在压敏电阻瓷体两端面上未设有绝缘涂层的区域刻蚀形成有腐蚀凹坑1A；
[0013]4.表面电极化：在步骤3中刻蚀形成的腐蚀凹坑1A上丝网印刷银电极浆料，并使银电极浆料完全覆盖压敏电阻瓷体两端面上的整个腐蚀凹坑1A；然后在60℃～300℃条件下将上述银电极浆料烘干后，在480℃～650℃下保温0.2～2小时，表面电极化形成表面电极3，即得到压敏电阻基体芯片；
[0014]5.刷锡和焊接：在步骤4制得的压敏电阻基体芯片两端的表面电极上丝网印刷锡膏层，烘干、回流焊后，得到带两端电极的压敏电阻基体芯片模块；
[0015]6.包封：将步骤5中带两端电极的压敏电阻基体芯片模块用环氧树脂包封层6进行包封、固化后，即得到一种高能量型电涌保护器阀片。
[0016]本专利技术具有以下优点：
[0017]1.本专利技术采用的是压敏电阻刻蚀技术，通过对压敏电阻两端表面表层ZnO晶粒刻蚀，最重要的是刻蚀后形成富Bi相网状结构均匀分布在表层，与表面电极浆料更好地粘附，并在烧银过程中电极与瓷体形成更好的结合力，导致电极焊接力大幅度提升，并且极大的提升电涌保护器阀片两端表面电极焊接拉力，从而可以实现进一步提升电涌保护器的通流容量、能量耐受能力，以及工频耐受能力。
[0018]2.本专利技术结构简单，加工方便，生产效率高，适合大批量工业化生产。
附图说明
[0019]图1是本专利技术实施例1中的压敏电阻瓷体结构图。
[0020]图2是本专利技术实施例1中的粘贴玻璃粉生胶带后的压敏电阻瓷体结构图。
[0021]图3是本专利技术实施例1中压敏电阻保护基体结构图。
[0022]图4是本专利技术实施例1中刻蚀后的压敏电阻保护基体结构图。
[0023]图5是本专利技术实施例1中的压敏电阻基体芯片结构图。
[0024]图6是本专利技术实施例1中的带两端电极的压敏电阻基体芯片模块结构图。
[0025]图7是本专利技术实施例1中的高能量型电涌保护器阀片结构图。
[0026]图中：压敏电阻瓷体1，腐蚀凹坑1A，玻璃粉生胶带2、绝缘涂层2A，金属表面电极层3，金属电极片4，通气孔4A，引出电极4B、4C，焊锡层5，环氧树脂包封层6。
具体实施方式
[0027]下面结合实施例对本专利技术作进一步描述。需要指出的是，按照本专利技术的技术方案，在不脱离本专利技术权利要求的前提下，还可以做出若干的变形和改进，均属于本专利技术的保护范围。
[0028]参照图1
‑
图5，一种压敏电阻基体芯片，包括压敏电阻瓷体1，在压敏电阻瓷体1两端面的外边缘自由边，以及侧面均设置有绝缘涂层2A；在压敏电阻瓷体1两端面且未设置绝缘涂层2A处设置有腐蚀凹坑1A，在腐蚀凹坑1A上方设置有金属表面电极层3。
[0029]如图1～图7所示，基于上述一种压敏电阻基体芯片的高能量型电涌保护器阀片，包括压敏电阻基体芯片、紧密设置在压敏电阻基体芯片两端面的金属电极片4、以及包封在压敏电阻基体芯片外的环氧树脂包封层6。
[0030]所述的金属电极片4上设置有引出电极4B、4C，分别通过焊锡层5与金属表面电极层3紧密连接，并且两个引出电极4B、4C引出方向相同，分别引伸出环氧树脂包封层6之外；所述的金属电极片4上本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种压敏电阻基体芯片，其特征在于，包括压敏电阻瓷体(1)，在压敏电阻瓷体(1)两端面的外边缘自由边，以及侧面均设置有绝缘涂层(2A)；在压敏电阻瓷体(1)两端面且未设置绝缘涂层(2A)处设置有腐蚀凹坑(1A)，在腐蚀凹坑(1A)上方设置有金属表面电极层(3)。2.基于权利要求1所述的一种压敏电阻基体芯片的高能量型电涌保护器阀片，其特征在于，包括压敏电阻基体芯片、紧密设置在压敏电阻基体芯片两端面的金属电极片(4)、以及包封在压敏电阻基体芯片外的环氧树脂包封层(6)。3.根据权利要求2所述的一种高能量型电涌保护器阀片，其特征在于，所述的金属电极片(4)上设置有引出电极(4B、4C)，分别通过焊锡层(5)与金属表面电极层(3)紧密连接，并且两个引出电极(4B、4C)引出方向相同，分别引伸出环氧树脂包封层(6)之外；所述的金属电极片(4)上还设置有通气孔(4A)。4.基于上述权利要求2或3所述的一种高能量型电涌保护器阀片的制造方法，其特征在于，具体步骤如下：(1).贴玻璃粉生胶带：将玻璃粉生胶带(2)粘贴并完全包覆在压敏电阻瓷体(1)两端面上的外边缘自由边以及压敏电阻瓷体(1)侧面；(2).回火：将步骤1中包覆好带有玻璃粉生胶带(2)的压敏电阻瓷体，放入炉中450℃～700℃回火，保温0.2小时～2小时，随炉降温取出，玻璃粉生胶带(2)软化后完全贴合其包覆面，形成绝缘涂层(2A)，即得到一种压敏电阻保护基体；(3).刻蚀：将步骤2中压敏电阻保护基体浸入重量百分比为2％～5％的氢氟酸溶液中腐蚀3～20秒钟后，立即取出，并使用去离子水将腐蚀过的压敏电阻保护基体冲洗干净，在压敏电阻瓷体两端面上未设有绝缘涂层的区域刻蚀形成有腐蚀凹坑(1A)；(4).表面电极化：在步骤3中刻蚀形成的腐蚀凹坑(1A)上丝网印刷银电极浆料，并使银电极浆料完全覆盖压敏电阻瓷体两端面上...

【专利技术属性】
技术研发人员：宋彩利，
申请(专利权)人：西安石油大学，
类型：发明
国别省市：