包括封装密封环的半导体封装及其形成方法技术

本申请公开了包括封装密封环的半导体封装及其形成方法。一种半导体封装包括：第一管芯；第二管芯，在竖直方向上堆叠在第一管芯上；电介质封装(DE)结构，在垂直于竖直方向的横向方向上围绕第一管芯和第二管芯；以及封装密封环，在横向方向上延伸穿过DE结构并且围绕第一管芯的至少一部分和第二管芯。管芯的至少一部分和第二管芯。管芯的至少一部分和第二管芯。

Semiconductor package including package sealing ring and its forming method

【技术实现步骤摘要】
包括封装密封环的半导体封装及其形成方法


[0001]本公开总体涉及包括封装密封环的半导体封装及其形成方法。

技术介绍

[0002]半导体工业由于各种电子元件(例如，晶体管、二极管、电阻器、电 容器等)的集成密度的提高而不断发展。在大多数情况下，集成密度的这 些提高来自最小特征尺寸的持续减小，这允许将更多组件集成到给定面积 中。
[0003]除了更小的电子元件之外，对元件封装的改进还寻求提供比先前的封 装占用更少面积的更小封装。半导体封装类型的示例包括四方扁平封装 (QFP)、引脚网格阵列(PGA)、球栅阵列(BGA)、倒装芯片(FC)、 三维集成电路(3DIC)、晶圆级封装(WLP)、封装上封装(PoP)、片 上系统(SoC)或集成电路上系统(SoIC)器件。这些三维器件中的一些 (例如，3DIC、SoC、SoIC)是通过将芯片放置在半导体晶圆级的芯片上 来制备的。由于堆叠芯片之间的互连的长度减少，这些三维器件提供了改 进的集成密度和其他优势，例如，更快的速度和更高的带宽。然而，存在 与三维器件相关的许多挑战。

技术实现思路

[0004]根据本公开的第一方面，提供了一种半导体封装，包括：第一管芯； 第二管芯，在竖直方向上堆叠在所述第一管芯上；电介质封装(DE)结构， 在垂直于所述竖直方向的横向方向上围绕所述第一管芯和所述第二管芯； 以及封装密封环，在所述横向方向上延伸穿过所述DE结构并且围绕所述 第一管芯的至少一部分和所述第二管芯。
[0005]根据本公开的第二方面，提供了一种半导体封装，包括：第一管芯； 第二管芯，在竖直方向上堆叠在所述第一管芯上；电介质封装(DE)结构， 在垂直于所述竖直方向的横向方向上围绕所述第一管芯和所述第二管芯； 以及封装密封环，延伸穿过所述第一管芯、延伸到所述DE结构中、并在 所述横向方向上围绕所述第二管芯。
[0006]根据本公开的第三方面，提供了一种半导体封装，包括：第一管芯， 包括第一半导体衬底、设置在所述第一半导体衬底上的第一电介质结构、 设置在所述第一电介质结构中的第一金属互连结构、以及在横向方向上设 置在所述第一电介质结构中并围绕所述第一金属互连结构的第一密封环； 第二管芯，在垂直于所述横向方向的竖直方向上堆叠在所述第一管芯上； 接合结构，将所述第一管芯接合到所述第二管芯；电介质封装(DE)结构， 在垂直于所述竖直方向的横向方向上围绕所述第一管芯和所述第二管芯； 以及封装密封环，延伸穿过所述DE结构和所述接合结构，在所述横向方 向上围绕所述第二管芯，并在所述横向方向上与所述第一密封环重叠。
附图说明
[0007]在结合附图阅读时，可以从下面的具体实施方式中最佳地理解本公开 的各方面。注意，根据行业的标准做法，各种特征不是按比例绘制的。事 实上，为了讨论的清楚起见，
各种特征的尺寸可被任意增大或减小。
[0008]图1是根据本公开的各种实施例的示例性半导体封装的简化俯视图。
[0009]图2A是根据本公开的各种实施例的半导体封装的第一示例的沿图1的 线I
‑
I
’
截取的截面图。
[0010]图2B是根据本公开的各种实施例的半导体封装的第二示例的沿图1的 线I
‑
I
’
截取的截面图。
[0011]图2C是根据本公开的各种实施例的半导体封装的第三示例的沿图1的 线I
‑
I
’
截取的截面图。
[0012]图3是根据本公开的各种实施例的半导体封装12的简化俯视图。
[0013]图4A是根据本公开的各种实施例的半导体封装的第四示例的沿图3的 线I
‑
I
’
截取的截面图。
[0014]图4B是根据本公开的各种实施例的半导体封装的第五示例的沿图3的 线I
‑
I
’
截取的截面图。
[0015]图4C是根据本公开的各种实施例的半导体封装的第六示例的沿图3的 线I
‑
I
’
截取的截面图。
[0016]图5是根据本公开的各种实施例的半导体封装14的简化俯视图。
[0017]图6A是根据本公开的各种实施例的半导体封装的第七示例的沿图5的 线I
‑
I
’
截取的截面图。
[0018]图6B是根据本公开的各种实施例的半导体封装的第八示例的沿图5的 线I
‑
I
’
截取的截面图。
[0019]图6C是根据本公开的各种实施例的半导体封装的第十示例的沿图5的 线I
‑
I
’
截取的截面图。
[0020]图7是示出根据本公开的各种实施例的形成半导体封装的方法的流程 图。
[0021]图8A
‑
图8H是示出图7的方法的操作的截面图。
[0022]图9是示出根据本公开的各种实施例的形成半导体封装的方法的流程 图。
[0023]图10A
‑
图10H是示出图9的方法的操作的截面图。
具体实施方式
[0024]以下公开提供了用于实现所提供主题的不同特征的许多不同的实施例 或示例。下文描述了组件和布置的具体示例以简化本公开。当然，这些仅 是示例而不意图是限制性的。例如，在下面的说明中，在第二特征上或之 上形成第一特征可以包括以直接接触的方式形成第一特征和第二特征的实 施例，并且还可以包括可在第一特征和第二特征之间形成附加特征，使得 第一特征和第二特征可以不直接接触的实施例。此外，本公开在各个示例 中可重复参考标号和/或字母。这种重复是为了简单性和清楚性的目的，并 且其本身不指示所讨论的各个实施例和/或配置之间的关系。
[0025]此外，本文中可以使用空间相关术语(例如，“之下”、“下方”、
ꢀ“
下”、“上方”、“上”等)，以易于描述图中所示的一个要素或特征 相对于另外(一个或多个)要素或(一个或多个)特征的关系。这些空间 相关术语意在涵盖器件在使用或工作中除了图中所示朝向之外的不同朝向。 装置可能以其他方式定向(旋转90度或处于其他朝向)，并且本文中所用 的
空间相关描述符同样可被相应地解释。除非另有明确说明，否则假定具 有相同附图标记的每个元件具有相同的材料成分并且具有在相同厚度范围 内的厚度。
[0026]本公开涉及半导体器件，并具体地涉及包括封装密封环的半导体封装， 该封装密封环被配置为保护包括在半导体封装中的多个半导体管芯。封装 密封环可防止污染物穿过接合结构以防止损坏不同半导体管芯的组件。例 如，封装密封环可被配置为防止污染物扩散通过半导体封装的接合结构并 损坏管芯组件。
[0027]图1是根据本公开的各种实施例的示例性半导体封装10的简化俯视图。 参考图1，半导体封装10包括第一管芯100和设置在其上的至少一个第二 管芯200。例如，如图1所示，本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体封装，包括：第一管芯；第二管芯，在竖直方向上堆叠在所述第一管芯上；电介质封装(DE)结构，在垂直于所述竖直方向的横向方向上围绕所述第一管芯和所述第二管芯；以及封装密封环，在所述横向方向上延伸穿过所述DE结构并且围绕所述第一管芯的至少一部分和所述第二管芯。2.根据权利要求1所述的半导体封装，还包括：接合结构，该接合结构将所述第一管芯接合到所述第二管芯，其中，所述封装密封环延伸穿过所述接合结构以密封所述接合结构的至少一部分。3.根据权利要求2所述的半导体封装，其中：所述第一管芯和所述第二管芯面对面接合；所述第一管芯包括第一半导体衬底、设置在所述第一半导体衬底上的第一电介质结构、设置在所述第一电介质结构中的第一金属互连结构、以及在所述横向方向上设置在所述第一电介质结构中并围绕所述第一金属互连结构的第一密封环；并且所述封装密封环在所述横向方向上围绕所述第一金属互连结构并且在所述竖直方向上穿过所述第一半导体衬底。4.根据权利要求3所述的半导体封装，其中：所述DE结构的一部分设置在所述封装密封环和所述第一电介质结构之间；并且所述DE结构的一部分设置在所述封装密封环和所述第二管芯之间。5.根据权利要求2所述的半导体封装，其中：所述第一管芯和所述第二管芯面对背接合；并且所述封装密封环完全围绕所述第一管芯。6.根据权利要求1所述的半导体封装，还包括：重分布层，该重分布层设置在所述...

【专利技术属性】
技术研发人员：张任远，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：