失真补偿装置和方法制造方法及图纸

技术编号:3401431 阅读:152 留言:0更新日期:2012-04-11 18:40
一种失真补偿装置,其通过基于放大器(18)的输入信号和输出信号之间的差针对输入到所述放大器(18)的输入信号自适应地更新失真补偿系数,来补偿所述放大器(18)的非线性,所述装置包括:    失真量检测装置(291),检测所述放大器(18)的输出信号的失真量;    参数保持装置(14和/或23),在其中保持有所设置的参数,所述参数保持装置能够根据设置在其中的所述参数来改变所述差;    参数校正装置(292),按使由所述失真量检测装置(291)检测到的所述失真量被改进的方式来校正在所述参数保持装置(14和/或23)中保持的所述参数;和    失真量校正装置(295),其根据检测误差,以使由所述失真量检测装置(291)检测到的失真量减少一偏移量的方式,对所述失真量进行校正。

【技术实现步骤摘要】

本专利技术涉及失真补偿装置和失真补偿方法。本专利技术具体涉及一种适合用于预失真放大器的技术,该技术通过基于输入信号和输出信号之间的差自适应地更新针对输入到放大器的输入信号的失真补偿系数,来补偿该放大器的非线性。
技术介绍
图7是示出了以前的数字预失真(DPD)放大器的重要部分的结构的框图。图7的DPD放大器包括查找表(LUT失真补偿表)110;地址产生器111;LMS演算器(失真补偿演算单元)112;乘法器113;均衡滤波器(复数滤波器)114;数字/模拟(D/A)转换器115;正交调制单元(QMOD)116;本机振荡器117;放大器118;方向性耦合器(directional coupler)119;混合器(乘法器)120;本机振荡器121;模拟/数字(A/D)转换器122;1/M时钟(CLK)单位延迟电路123;时钟(CLK)单位延迟电路124;减法器125;FFT(快速傅立叶变换)演算器126;积分器127;总线128;以及CPU 129。在具有这种结构的DPD放大器中,由I信号和Q信号组成的复数信号X(I,Q)被输入作为输入信号(数字信号)。乘法器113将该复数信号X(I本文档来自技高网...

【技术保护点】
一种失真补偿装置,其通过基于放大器(18)的输入信号和输出信号之间的差针对输入到所述放大器(18)的输入信号自适应地更新失真补偿系数,来补偿所述放大器(18)的非线性,所述装置包括:失真量检测装置(291),检测所述放大器(18)的输出信号的失真量;参数保持装置(14和/或23),在其中保持有所设置的参数,所述参数保持装置能够根据设置在其中的所述参数来改变所述差;参数校正装置(292),按使由所述失真量检测装置(291)检测到的所述失真量被改进的方式来校正在所述参数保持装置(14和/或23)中保持的所述参数;和失真量校正装置(295),其根据检测误差,以使由所述失真量检测装置(291)检测到的...

【技术特征摘要】

【专利技术属性】
技术研发人员:车古英治舟生康人大庭健
申请(专利权)人:富士通株式会社
类型:发明
国别省市:JP

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1