去毛刺电路制造技术

一种电路(104)包含第一延迟滤波器(304)、第一比较器(306)、反相器(302)、第二延迟滤波器(312)、第二比较器(314)、OR门(318)及锁存器(320)。第一延迟滤波器输入经耦合到反相器输入。所述第一比较器具有耦合到第一延迟滤波器输出的第一比较器输入及第二比较器输入。所述第二延迟滤波器具有耦合到反相器输出的输入。所述第二比较器具有耦合到第二延迟滤波器输出的第三比较器输入，及耦合到所述第二比较器输入的第四比较器输入。所述OR门具有耦合到第一比较器输出的输入及耦合到第二比较器输出的另一输入。所述锁存器具有耦合到OR门输出的时钟输入及耦合到所述反相器输入的锁存器输入。锁存器输出提供去毛刺信号。入。锁存器输出提供去毛刺信号。入。锁存器输出提供去毛刺信号。

【技术实现步骤摘要】
去毛刺电路


技术介绍

[0001]各种电路提供控制其它电路的操作的数字逻辑信号。例如，参考时钟发生器提供具有触发接收电路中的功能的上升及下降沿的数字时钟信号。另一实例是脉宽调制(PWM)信号发生器，其提供具有控制接收电路(例如电压转换器(例如，直流(DC)
‑
DC转换器)的功率级)的占空比的脉宽的数字PWM信号。无论发生器电路的类型如何，所提供数字逻辑信号均可能因失真(通常被称为毛刺)而受损。毛刺可能引起所述信号超过逻辑0(例如，LOW信号)与逻辑1之间的阈值，从而引起接收电路误解所述信号的值。

技术实现思路

[0002]在至少一个实例中，一种电路包含：第一延迟滤波器，其具有第一延迟滤波器输入及第一延迟滤波器输出；第一比较器，其具有第一比较器输出以及第一及第二比较器输入，所述第一比较器输入经耦合到所述第一延迟滤波器输出；反相器，其具有反相器输入及反相器输出，所述反相器输入经耦合到所述第一延迟滤波器输入；第二延迟滤波器，其具有第二延迟滤波器输入及第二延迟滤波器输出，所述第二延迟滤波器输入经耦合到所述反相器输出；第二比较器，其具有第本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种电路，其包括：第一延迟滤波器，其具有第一延迟滤波器输入及第一延迟滤波器输出；第一比较器，其具有第一比较器输出以及第一及第二比较器输入，所述第一比较器输入经耦合到所述第一延迟滤波器输出；反相器，其具有反相器输入及反相器输出，所述反相器输入经耦合到所述第一延迟滤波器输入；第二延迟滤波器，其具有第二延迟滤波器输入及第二延迟滤波器输出，所述第二延迟滤波器输入经耦合到所述反相器输出；第二比较器，其具有第二比较器输出以及第三及第四比较器输入，所述第三比较器输入经耦合到所述第二延迟滤波器输出，且所述第四比较器输入经耦合到所述第二比较器输入；OR门，其具有OR门输出以及第一及第二OR门输入，所述第一OR门输入经耦合到所述第一比较器输出，且所述第二OR门输入经耦合到所述第二比较器输出；及锁存器，其具有时钟输入、锁存器输入及锁存器输出，所述时钟输入经耦合到所述OR门输出，所述锁存器输入经耦合到所述反相器输入，且所述锁存器经配置以响应于所述反相器输入而在所述锁存器输出处提供去毛刺信号。2.根据权利要求1所述的电路，其中：所述反相器是第一反相器，所述反相器输入是第一反相器输入，且所述反相器输出是第一反相器输出；所述第一延迟滤波器包含：第二反相器，其具有第二反相器输入及第二反相器输出，所述第二反相器输入经耦合到所述第一反相器输入，且所述第二反相器输出经耦合到所述第一比较器输入；第一电流源，其经耦合到所述第二反相器及电源端子；及第一电容器，其经耦合到所述第二反相器输出及接地端子；且所述第二延迟滤波器包含：第三反相器，其具有第三反相器输入及第三反相器输出，所述第三反相器输入经耦合到所述第一反相器输出，且所述第三反相器输出经耦合到所述第三比较器输入；第二电流源，其经耦合到所述第三反相器及所述电源端子；及第二电容器，其经耦合到所述第三反相器输出及所述接地端子。3.根据权利要求2所述的电路，其中所述第一电流源与所述第二电流源匹配，所述第一电容器与所述第二电容器匹配，且所述第一比较器与所述第二比较器匹配。4.根据权利要求1所述的电路，其中：所述第一延迟滤波器包含：第一电阻器，其经耦合到所述反相器输入及所述第一比较器输入；及第一电容器，其经耦合到所述第一比较器输入及接地端子；且所述第二延迟滤波器包含：第二电阻器，其经耦合到所述反相器输出及所述第三比较器输入；及第二电容器，其经耦合到所述第三比较器输入及所述接地端子。5.根据权利要求4所述的电路，其中所述第一电阻器与所述第二电阻器匹配，所述第一
电容器与所述第二电容器匹配，且所述第一比较器与所述第二比较器匹配。6.根据权利要求1所述的电路，其中所述第一比较器是第一施密特触发器，且所述第二比较器是第二施密特触发器。7.根据权利要求1所述的电路，其中：提供给所述反相器输入的输入信号是时钟信号；且所述锁存器输出经调适以耦合到具有半循环路径的数字电路。8.根据权利要求1所述的电路，其中：提供给所述反相器输入的输入信号是脉宽调制PWM信号；且所述锁存器输出经调适以耦合到用于功率转换器的PWM控制器。9.根据权利要求1所述的电路，其中所述第一比较器输入是第一非反相输入，所述第二比较器输入是第一反相输入，所述第三比较器输入是第二非反相输入，且所述第四比较器输入是第二反相输入。10.根据权利要求1所述的电路，其中所述第二比较器输入经耦合到参考电压端子。11.根据权利要求1所述的电路，其中所述锁存器是D双稳态触发器，所述锁存器输入是D双稳态触发器输入，且所述锁存器输出是D双稳态触发器输出。12.一种系统，其包括：时钟信号发生器；去毛刺电路，其具有去毛刺电路输入及去毛刺电路输出，所述去毛刺电路输入经耦合到所述时钟信号发生器，所述去毛刺电路包含：第一延迟滤波器，其具有第一延迟滤波器输入及第一延迟滤波器输出，所述第一延迟滤波器输入经耦合到所述去毛刺电路输入；第一比较器，其具有第一比较器输出以及第一及第二比较器输入，所述第一比较器输入经耦合到所述第一延迟滤波器输出；反相器，其具有反相器输入及反相器输出，所述反相器输入经耦合到所述去毛刺电路输入；第二延迟滤波器，其具有第二延迟滤波器输入及第二延迟滤波器输出，所述第二延迟滤波器输入经耦合到所述反相器输出；第二比较器，其具有第二比较器输出以及第三及第四比较器输入，所述第三比较器输入经耦合到所述第二延迟滤波器输出，且所述第四比较器输入经耦合到所述第二比较器输入；OR门，其具有O...

【专利技术属性】
技术研发人员：V，
申请(专利权)人：德州仪器公司，
类型：发明
国别省市：