一种任意分频器及其实现方法技术

一种任意分频器及其实现方法，主要包括与逻辑Ｄ４，两个寄存器ＲＡ、ＲＢ，加法器Ｄ１，减法器Ｄ２，选择器Ｄ３，在实现方法中，分成五个步骤：确定寄存器ＲＡ、ＲＢ所存输入、输出参考频率参数Ａ、Ｂ；加法器Ｄ１在输入频率信号的下降沿对输出频率参数Ｂ及选择器Ｄ３的输出信号ＡＳ求和，输出信号Ｓ；减法器Ｄ２对信号Ｓ及输入频率参数Ａ求差，将Ｓ－Ａ的差值以信号Ｘ输出，同时在Ｓ≥Ａ时，将信号Ｙ置１，否则，信号Ｙ置０；选择器Ｄ３在信号Ｙ为１时选择信号Ｘ输出到信号ＡＳ，否则选择信号Ｓ输出到信号ＡＳ；与逻辑Ｄ４或触发器Ｄ４进行相应动作，输出频率信号；此分频器，可以任意分频，并消除了分频误差，简化系统确定方法。（*该技术在2022年保护过期，可自由使用*）

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术属于数字分频领域，具体地说涉及。
技术介绍
分频器即为一种能够把输入的高频率的信号经过处理输出低频率信号的装置，目前所普遍存在的数字分频器，需要较高价格的高频振荡晶体，当需要改系统频率时，必需重新设计电路，花费设计时间，并且以前所制作的相关元件无法使用，不适合集成。在CN 961 20110号专利中公开了一种分频器电路，该分频器通过改变其专利说明书中所描述的“位元码”来改变输出信号的频率。位元码换算法则如下(所需频率/系统频率)×2位元码个数＝位元码(公式1)该电路对传统的分频器做了改善，但阅读该专利技术专利说明书还可以发现该分频器电路存在如下缺点1、只有在(所需频率/系统频率)×2位元码个数结果为整数的情况下才能够得到准确的分频输出，否则，将存在分频误差；2、在公式1中，存在“位元码个数”及“位元码”两个待确定变量，公式1为二元一次方程，确定系统参数不方便。
技术实现思路
本专利技术的主要目的是解决上述专利中存在的问题，提出一种不存在分频误差的任意分频器及其实现方法，消除分频误差，简化系统确定方法。为了实现上述目的，本专利技术的技术解决方案是提出一种任意分频器，包括有与逻辑D4，两个寄存器RA、RB，加法器D1，减法器D2，选择器D3，其特征在于寄存器RA、寄存器RB、选择器D3、加法器D1、减法器D2和与逻辑D4之间的联系为寄存器RB存放的输出频率参数B和选择器D3的输出信号AS为加法器D1的两个加数；减法器D2、选择器D3通过信号X相连；寄存器RA和减法器D2通过寄存器RA存放的输入频率参数A输出给减法器D2相连；加法器D1和减法器D2通过信号S相连；加法器D1和选择器D3通过信号AS相连；减法器D2和信号Y通过减法器D2的输出信号X控制信号Y来相连；选择器D3和与逻辑D4通过信号Y相连。所述的任意分频器，其所述与逻辑D4为一触发器。所述的任意分频器，其还设置参数接口D5，连接寄存器RA和寄存器RB，在系统需要动态修改输入频率信号或输出频率信号时使用。所述的任意分频器的实现方法，其主要步骤为a.寄存器RA，所存输入参考频率参数A，当需要得到指定频率的输出频率信号时，该寄存器存放参数A的计算方法为A＝输入频率信号的频率/FD，其中，FD为分频后输出频率信号的频率精度；寄存器RB，所存输出参考频率参数B，当需要得到指定频率的输出频率信号时，该寄存器存放参数B的计算方法为B＝输出频率信号的频率/FD，其中，FD为分频后输出频率信号的频率精度；b.加法器D1在输入频率信号的下降沿对输出参考频率参数B及选择器D3的输出信号AS求和，输出信号为S；c.减法器D2，对信号S及输入参考频率参数A求差，将S-A的差值以信号X输出，同时在S≥A时，将信号Y置1，否则，信号Y置0；d.选择器D3在信号Y为1时选择信号X输出到输出信号AS，否则选择信号S输出到输出信号AS；e.与逻辑D4将信号Y与输入频率信号相与输出输出频率信号。所述任意分频器的实现方法，其所述步骤a中，寄存器RB，所存输出参考频率参数B，当需要得到指定频率的输出频率信号时，该寄存器RB存放输出频率参数B的计算方法为B＝输出频率信号的频率×2/FD，其中，FD为分频后输出频率信号的频率精度。所述任意分频器的实现方法，其所述需要指定频率的输出频率为任意值。所述任意分频器的实现方法，其所述寄存器存放参数A或B的参数不为整数时，A、B同时乘以一个相同的数使它们为整数。所述任意分频器的实现方法，其所述步骤a中，确定寄存器RA所存输入参考频率参数A和寄存器RB所存输出参考频率参数B，当按分数(C/D，C≥D)进行分频时，设置A＝C，B＝D。所述任意分频器的实现方法，其所述步骤a中，确定寄存器RA所存输入参考频率参数A和寄存器RB所存输出参考频率参数B，当按分数(C/D，C≥2×D)进行分频时，设置A＝C，B＝2×D。所述任意分频器的实现方法，其所述B＝输出频率信号的频率×2/FD或当按分数(C/D，C≥2×D)进行分频时，与逻辑D4为触发器，在输入频率信号下降沿，若Y为1，将输出频率信号反向，输出输出频率信号。所述任意分频器的实现方法，其通过参数设置接口D5，可以设置输入参考频率参数A、输出参考频率参数B。采用本专利技术所述方法和装置，可有如下优点1、由于该专利技术电路为纯数字设计，因而便于用单片集成电路实现，尤其适用于可编程逻辑实现；2、系统参数确定方法简单；3、无分频误差。附图说明图1是本专利技术的一个具体实施电路的示意图；图2是本专利技术按分数分频，A＝C，B＝D方法实现的一个7/2分频的时序图。图3是本专利技术按分数分频，A＝C，B＝2×D方法实现的一个7/2分频的时序图。图4是本专利技术通过TMS320C54x系列处理器，动态修改参数A、B的时序图，即参数设置接口D5的一个具体实施例的时序图。具体实施例方式实施例1参看图1，为按分数分频，输入频率参数A＝C，输出频率参数B＝D方法来实现的分频器结构，主要包括一个输入频率信号Fin111，一个输出频率信号Fout112，与逻辑D4106，两个寄存器RA101、寄存器RB102，加法器D1103，减法器D2104，选择器D3105，参数设置接口D5 107，其中，寄存器RA101和寄存器RB102通过参数设置接口D5 107相连；寄存器RB102、选择器D3105和加法器D1103之间的联系为寄存器RB 102存放的输出频率参数B 115、选择器D3 105的输出信号AS 113为加法器D1 103的两个加数；减法器D2 104、选择器D3 105通过信号X 117相连；寄存器RA 101和减法器D2 104通过寄存器RA 101存放的输入频率参数A输出给减法器D2 104相连；加法器D1 103和减法器D2 104通过信号S 114相连；加法器D1 103和选择器D3 105通过信号S 114相连；减法器D2 104和信号Y 118通过减法器D2 104的输出信号X 117控制信号Y 118来相连；选择器D3 105和与逻辑D4 106通过信号Y 118相连。参看图2，为按分数分频，输入频率参数A＝C，输出频率参数B＝D方法实现的一个7/2分频的时序图。该图示出了输入频率信号Fin 111、输出频率信号Fout 112及中间信号S 114、Y 118及AS 113的时序变化。具体描述如下1、首先，设置参数A＝C＝7，参数B＝D＝2，并假设在时刻①之前，各信号初始状态如图所示。即信号S 114＝信号AS 113＝0，信号Y 118及输出频率信号Fout 112为低电平。2、在时刻①，加法器D1 103对B及AS 113进行加法运算，输出信号S 114，即信号S 114＝信号AS 113+参数B＝0+2＝2；3、在时刻①到时刻②之间·减法器D2 104对信号S 114及参数A进行减法运算，输出信号X 117及信号Y 118，即信号X 117＝信号S 114-参数A＝2-7＝-5。由于信号S 114＜参数A，所以信号Y 118＝0；·选择器D3 105根据信号Y 118的状态选择信号X 117及信号S 114中的一个输出到信号AS 113。由于信号Y 118＝0，所以，信号AS 113＝信号S 114＝2；4、在时刻②，加法器本文档来自技高网...

【技术保护点】
一种任意分频器，包括有与逻辑Ｄ４，两个寄存器ＲＡ、ＲＢ，加法器Ｄ１，减法器Ｄ２，选择器Ｄ３，其特征在于：寄存器ＲＡ、寄存器ＲＢ、选择器Ｄ３、加法器Ｄ１、减法器Ｄ２和与逻辑Ｄ４之间的联系为：寄存器ＲＢ存放的输出频率参数Ｂ和选择器Ｄ３的 输出信号ＡＳ为加法器Ｄ１的两个加数；减法器Ｄ２、选择器Ｄ３通过信号Ｘ相连；寄存器ＲＡ和减法器Ｄ２通过寄存器ＲＡ存放的输入频率参数Ａ输出给减法器Ｄ２相连；加法器Ｄ１和减法器Ｄ２通过信号Ｓ相连；加法器Ｄ１和选择器Ｄ３通过信号ＡＳ相连；减法器Ｄ２和信号Ｙ通过减法器Ｄ２的输出信号Ｘ控制信号Ｙ来相连；选择器Ｄ３和与逻辑Ｄ４通过信号Ｙ相连。

【技术特征摘要】
【国外来华专利技术】

【专利技术属性】
技术研发人员：李斌，王艳儒，谢俊杰，
申请(专利权)人：中兴通讯股份有限公司，
类型：发明
国别省市：94[中国|深圳]