【技术实现步骤摘要】
基于交织异或算法的串行UART编解码结构及方法
[0001]本专利技术涉及通信
，具体是涉及一种基于交织异或算法的串行UART编解码方法。
技术介绍
[0002]串行UART指通用异步收发传输器（Universal Asynchronous Receiver/Transmitter，通常称作UART），是一种异步串行收发协议，由一个信号发送器和一个信号接收器构成，将信号发送器的发送数据端和信号接收器的接收数据端相连即可进行数据发送与接收，因此只需要两根传输线就可以完成数据交互。
[0003]串行UART通信在电力、自动控制领域应用广泛，当串行UART收发应用于FPGA（Field Programmable Gate Array，基于现场可编程逻辑门阵列）时，一般传输速度较高，常大于4Mbps，由于串行收发的发送数据端和接收数据端为单端传输，因此当传输信道出现如电磁干扰或噪声等因素的影响时，传输信道所传输的信号会由于毛刺的产生而导致数据采样错误，从而导致接收到的数据异常，容易出现误码。通常串行收发会设置奇偶校验位...
【技术保护点】
【技术特征摘要】
1.基于交织异或算法的串行UART编解码结构，所述串行UART编解码结构包括第一FPGA和第二FPGA，其特征在于，所述第一FPGA包括编码模块、第一通道信号发送器和冗余通道信号发送器，所述第二FPGA包括解码模块、第一通道信号接收器和冗余通道信号接收器；所述编码模块包括第一UART编码模块及算法编码模块，第一UART编码模块对待传输的链路信号编码，通过第一通道信号发送器将编码后的待传输链路信号发送给第一通道信号接收器；算法编码模块对待传输的链路信号进行处理得到一组冗余数据，对冗余数据进行编码，通过冗余通道信号发送器将编码后的冗余数据发送给冗余通道信号接收器；所述解码模块包括第一UART解码模块、第二UART解码模块、第一抽样博弈算法模块、第二抽样博弈算法模块及数据恢复模块，第一UART解码模块、第二UART解码模块分别对接收的编码后的待传输链路信号及编码后的冗余数据进行解码，然后同时通过第一、第二抽样博弈算法模块对解码后的数据进行处理，当接收的数据出现异常时通过数据恢复模块对其进行纠错。2.根据权利要求1所述的基于交织异或算法的串行UART编解码结构，其特征在于，所述算法编码模块包括在交织异或算法编码模块及第二UART编码模块，所述交织异或算法编码模块对待传输的链路信号进行算法处理，然后使用第二UART编码模块对处理后的数据编码。3.基于交织异或算法的串行UART编解码方法，其特征在于，采用权利要求1或2任意一项所述的基于交织异或算法的串行UART编解码结构进行编解码，其步骤为：步骤1、确定待传输的链路信号；步骤2、第一UART编码模块通过串行UART编码方式对待传输的链路信号进行编码处理；通过第一通道信号发送器的发送数据端将编码后的待传输链路信号发送；步骤3、算法编码模块对待传输的链路信号同时做交织异或算法运算，将待传输信号的低位到高位定义为(p(0),p(1),p(2)......,p(n
‑
1))，构成信息序列，通过交织异或算法对所述信息序列进行再编码，得到冗余数据；步骤4、将所述冗余数据通过第二UART编码模块编码，将编码后的冗余数据通过冗余通道信号发送器的发送数据端将数据发送；步骤5、通过第一通道信号接收器接收第一通道信号发送器发送的数据；通过冗余通道信号接收器接收冗余通道信号发送器发送的数据；步骤6、第一UART解码模块、第二UART解码模块分别对接收的编码后的待传输链路信号及编码后的冗余数据进行解码，然后同时通过第一、第二抽样博弈算法模块对解码后的数据进行处理，当接收的数据出现异常时通过数据恢复模块对其进行纠错。4.根据权利要求3所述的基于交织异或算法的串行UART编解码方法，其特征在于，步骤2中，待传输的链路信号通过UART协议编码，然后通过第一通道信号发送器的发送数据端将数据发送，此时的编码协议不使用奇偶校验位对传输信号检错。5.根据权利要求3所述的基于交织异或算法的串行UART编解...
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。