数据处理电路、数据处理方法及相关产品技术

本披露公开了一种数据处理电路、数据处理方法及相关产品。该数据处理电路可以实现为计算装置包括在组合处理装置中，该组合处理装置还可以包括接口装置和其他处理装置。该计算装置与其他处理装置进行交互，共同完成用户指定的计算操作。组合处理装置还可以包括存储装置，该存储装置分别与计算装置和其他处理装置连接，用于存储该计算装置和其他处理装置的数据。本披露的方案提供了数据融合相关操作的硬件实现，其可以简化处理，提高机器的处理效率。提高机器的处理效率。提高机器的处理效率。

【技术实现步骤摘要】
数据处理电路、数据处理方法及相关产品


[0001]本披露一般地涉及数据处理领域。更具体地，本披露涉及数据处理电路、数据处理方法、芯片和板卡。

技术介绍

[0002]近年来，随着深度学习的迅猛发展，使得计算机视觉、自然语言处理等一系列领域的算法性能都有了跨越式的进展。然而深度学习算法是一种计算密集型和存储密集型的工具，随着信息处理任务的日趋复杂，对算法实时性和准确性要求不断增高，神经网络往往会被设计得越来越深，使得其计算量和存储空间需求越来越大，导致现存的基于深度学习的人工智能技术难以直接应用在硬件资源受限的手机、卫星或嵌入式设备上。
[0003]因此，深度神经网络模型的压缩、加速、优化变得格外重要。大量的研究试着在不影响模型精度的前提下，减少神经网络的计算和存储需求，对深度学习技术在嵌入端、移动端的工程化应用具有十分重要的意义。稀疏化正是模型轻量化方法之一。
[0004]网络参数稀疏化是通过适当的方法减少较大网络中的冗余成分，以降低网络对计算量和存储空间的需求。现有的硬件和/或指令集不能有效地支持稀疏化处理和/或与稀疏化后相关的本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种数据处理电路，包括控制电路、存储电路和运算电路，其中：所述控制电路配置用于控制所述存储电路和所述运算电路对多路待融合的数据执行归并排序累加处理；所述存储电路配置用于存储信息，所述信息至少包括处理前和/或处理后的信息；以及所述运算电路配置用于在所述控制电路的控制下，将所述多路待融合的数据中数据元素按照其对应的索引，归并为一路有序的融合数据，所述融合数据中具有相同索引的数据元素合并为一个融合数据元素。2.根据权利要求1所述的数据处理电路，其中所述存储电路包括第一存储电路和第二存储电路，所述第一存储电路配置用于存储所述待融合的K路数据和所述K路数据对应的K路索引，K>1，其中所述K路索引中的索引元素指示所述K路数据中对应的数据元素的索引信息，所述K路索引中每路索引的索引元素均按第一顺序有序排列，所述K路数据中每路数据的数据元素按照对应索引的顺序有序排列；并且所述第二存储电路配置用于存储所述运算电路输出的所述融合数据和所述融合数据对应的融合索引，其中所述融合索引中的融合索引元素按第二顺序有序排列，所述融合数据中的融合数据元素按照融合索引的顺序有序排列。3.根据权利要求2所述的数据处理电路，其中所述第一顺序与第二顺序相同或不同，并且所述第一顺序和第二顺序选自以下任一：从小到大的顺序，或从大到小的顺序。4.根据权利要求2
‑
3任一所述的数据处理电路，其中所述运算电路包括排序电路和累加电路，其中所述排序电路配置用于将所述K路索引按照索引元素的大小排序并有序输出给所述累加电路；并且所述累加电路配置用于当从所述排序电路接收到相同的索引元素时，将相同的索引元素对应的数据元素进行累加处理，并去除重复的索引元素。5.根据权利要求4所述的数据处理电路，其中所述排序电路包括比较电路和缓冲电路，其中：所述比较电路配置用于将所述K路索引中待排序的索引元素与所述缓冲电路中未输出的索引元素进行比较，并输出比较结果给所述控制电路；并且所述缓冲电路配置用于根据所述控制电路的控制，有序存储已比较的索引元素以及与其对应的数据元素的信息，以及有序输出已比较的索引元素以及与其对应的数据元素的信息。6.根据权利要求5所述的数据处理电路，其中所述比较电路包括：K
‑
1路比较器，配置用于将所述K路索引中待排序的索引元素分别与所述缓冲电路中当前序列的K
‑
1个索引元素进行比较，生成比较结果并输出给所述控制电路。7.根据权利要求6所述的数据处理电路，其中所述控制电路配置用于根据所述比较结果，确定所述待排序的索引元素在所述缓冲电路中当前序列中的插入位置。8.根据权利要求7所述的数据处理电路，其中所述比较结果使用位图来表示，并且所述控制电路进一步配置用于：根据所述位图中比特位的变化位置，确定所述插入位置。9.根据权利要求7
‑
8任一所述的数据处理电路，其中所述缓冲电路配置用于根据所述
控制电路的指示，在所述插入位置中插入所述待排序的索引元素以及与其对应的数据元素的信息。10.根据权利要求5
‑
9任一所述的数据处理电路，其中所述缓冲电路进一步配置用于按指定顺序输出当前序列中的首个或末个索引元素以及与其对应的数据元素的信息。11.根据权利要求10所述的数据处理电路，其中所述控制电路进一步配置用于：根据所述缓冲电路中输出的索引元素，确定待排序的下一索引元素的访存信息。12.根据权利要求4
‑
11任一所述的数据处理电路，其中所述累加电路包括比较器、缓冲器和加法器，其中：所述比较器配置用于将从所述排序电路输出的索引元素与上一个融合索引元素进行比较并输出比较结果；所述缓冲器配置用于仅当所述比较结果指示不相同时，输出所述索引元素作为新的融合索引元素；并且所述加法器配置用于当所述比较结果指示不相同时，直接输出与所述索引元素对应的数据元素作为新的融合数据元素，以及当所述比较结果指示相同时，将所述索引元素对应的数据元素累加到上一个融合索引元素所对应的融合数据元素上。13.根据权利要求1
‑
12任一所述的数据处理电路，其中所述多路待融合的数据中的数据元素是稀疏矩阵中的有效数据元素，并且所述索引指示所述有效数据元素在稀疏矩阵中的位置信息。14.一种芯片，包括根据权利要求1<...

【专利技术属性】
技术研发人员：ꢀ七四专利代理机构，
申请(专利权)人：安徽寒武纪信息科技有限公司，
类型：发明
国别省市：