驱动电路及存储装置制造方法及图纸

本申请提供了一种驱动电路及存储装置，所述驱动电路包括多个上拉子电路、输出端及至少一个增强子电路，所述上拉子电路的一端用于接收电压信号，另一端电连接所述输出端，所述上拉子电路用于根据所述电压信号产生第一驱动电流，并传输至所述输出端；所述增强子电路并联于所述上拉子电路，用于根据所述电压信号产生第二驱动电流，并传输至所述输出端，所述输出端用于根据所述第一驱动电流及所述第二驱动电流输出上拉电信号。所述增强子电路产生的第二驱动电流提高了所述输出端输出所述上拉电信号时的上拉驱动电流，从而使得所述输出端的波形上升时间缩短。的波形上升时间缩短。的波形上升时间缩短。

【技术实现步骤摘要】
驱动电路及存储装置


[0001]本申请涉及电路控制
，尤其是涉及一种驱动电路及存储装置。

技术介绍

[0002]随着信息时代的发展，能够方便的对信息进行存储、转移越来越重要，从而在市面上多种存储装置。
[0003]现有技术中的存储装置的驱动电路能够保证，其工作在1.8V电压模式下有较为理想的波形上升时间，而在3.3V电压模式工作时，波形上升时间较长，无法较好的驱动存储装置进行存储。

技术实现思路

[0004]本申请公开了一种驱动电路，能够解决在不同电压模式工作时，输出的波形上升时间较长的技术问题。
[0005]第一方面，本申请提供了一种驱动电路，所述驱动电路包括多个上拉子电路、输出端及至少一个增强子电路，所述上拉子电路的一端用于接收电压信号，另一端电连接所述输出端，所述上拉子电路用于根据所述电压信号产生第一驱动电流，并传输至所述输出端；所述增强子电路并联于所述上拉子电路，用于根据所述电压信号产生第二驱动电流，并传输至所述输出端，所述输出端用于根据所述第一驱动电流及所述第二驱动电流输出上拉电信号。
[本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种驱动电路，其特征在于，所述驱动电路包括多个上拉子电路、输出端及至少一个增强子电路，所述上拉子电路的一端用于接收电压信号，另一端电连接所述输出端，所述上拉子电路用于根据所述电压信号产生第一驱动电流，并传输至所述输出端；所述增强子电路并联于所述上拉子电路，用于根据所述电压信号产生第二驱动电流，并传输至所述输出端，所述输出端用于根据所述第一驱动电流及所述第二驱动电流输出上拉电信号。2.如权利要求1所述的驱动电路，其特征在于，所述上拉子电路包括串联设置的第一晶体管、第二晶体管及第三晶体管，所述第一晶体管的源极用于接收所述电压信号，第一晶体管的漏极电连接第二晶体管的源极，所述第三晶体管的漏极电连接所述输出端；所述第一晶体管的栅极用于接收第一控制信号，所述第一控制信号用于控制所述第一晶体管的通断；所述第二晶体管的漏极电连接所述第三晶体管的源极，所述第二晶体管的栅极用于接收第二控制信号，所述第二控制信号用于控制所述第二晶体管的通断；所述第三晶体管的栅极用于接收第三控制信号，所述第三控制信号用于控制所述第三晶体管的通断。3.如权利要求2所述的驱动电路，其特征在于，所述增强子电路包括串联设置的第四晶体管、第五晶体管及第六晶体管，所述第四晶体管的源极用于接收所述电压信号，第四晶体管的漏极电连接第五晶体管的源极，所述第六晶体管的漏极电连接所述输出端；所述第四晶体管的栅极用于接收所述第一控制信号，所述第一控制信号用于控制所述第四晶体管的通断；所述第五晶体管的漏极电连接所述第六晶体管的源极，所述第五晶体管的栅极用于接收所述第二四控制信号，所述第四控制信号用于控制所述第五晶体管的通断；所述第六晶体管的栅极用于接收所述第三控制信号，所述第三控制信号用于控制所述第六晶体管的通断。4.如权利要求3所述的驱动电路，其特征在于，所述电压信号包括第一电压子信号及第二电压子信号，所述第一电压子信号的电压值大于所述第二电压子信号的电压值，当所述第一电压子信号传输至所述上拉子电路及所述增强子电路时，传输至所述上拉子电路及所述增强子电路的所述第二控制信号的电压值与所述第二电压子信号的电压值相等；当所述第二电压子信号传输至所述上拉子电路...

【专利技术属性】
技术研发人员：戴佼容，
申请(专利权)人：芯耀辉科技有限公司，
类型：发明
国别省市：