栅极驱动电路及显示面板制造技术

本公开涉及一种栅极驱动电路及显示面板。栅极驱动电路包括：多个级联的移位寄存器单元，移位寄存器单元具有时钟信号端；n根时钟信号线，每个移位寄存器单元通过一连接线对应连接至一根时钟信号线，连接线包括传导段；至少一根连接线还包括：电容调节段，与传导段电连接，电容调节段用于调节相应时钟信号线与传导段之间的耦合电容，电容调节段叠设于与其连接的传导段所相对的至少一根时钟信号线上；电阻调节段，与传导段电连接，电阻调节段用于调节相应时钟信号线与移位寄存器单元的时钟信号端之间的阻抗。本申请能够有效降低不同时钟信号的负载差异，从而提升显示界面的显示效果。从而提升显示界面的显示效果。从而提升显示界面的显示效果。

【技术实现步骤摘要】
栅极驱动电路及显示面板


[0001]本申请属于显示
，具体涉及一种栅极驱动电路及显示面板。

技术介绍

[0002]GDL技术(Gate Driver less)即较少的栅极驱动器技术，是运用液晶显示面板的原有阵列制程，将水平扫描线的驱动电路制作在显示区周围的基板上，使之能替代外接集成电路板(Integrated Circuit，IC)来完成水平扫描线的驱动。GDL技术能减少外接IC的焊接(bonding)工序，有利于提升产能并降低产品成本，而且可以使液晶显示面板更适合制作窄边框或无边框的显示产品。
[0003]然而液晶显示器的分辨率越高，所需栅极驱动电路的时钟信号线数量会越多。各移位寄存器单元通过一连接线连接至对应的时钟信号线，由于各连接线长度不同，造成各时钟信号的电阻电容负载存在差异，进而导致显示界面容易产生水平亮暗线等问题。

技术实现思路

[0004]本公开的目的在于提供一种栅极驱动电路及显示面板，能够有效降低不同时钟信号的负载差异，从而提升显示界面的显示效果。
[0005]本公开第一方面公开了一种栅极本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种栅极驱动电路，包括：n根时钟信号线；多个级联的移位寄存器单元，所述移位寄存器单元具有时钟信号端；每个所述移位寄存器单元通过一连接线对应连接至一根所述时钟信号线，所述连接线包括传导段，所述传导段的第一端连接所述时钟信号线，所述传导段的第二端连接所述移位寄存器单元的所述时钟信号端，其中，n为大于1的正整数；其特征在于，至少一根所述连接线还包括：电容调节段，与所述传导段电连接，所述电容调节段用于调节相应所述时钟信号线与所述传导段之间的耦合电容，所述电容调节段叠设于与其连接的所述传导段所相对的至少一根时钟信号线上；电阻调节段，与所述传导段电连接，所述电阻调节段用于调节相应所述时钟信号线与所述移位寄存器单元的时钟信号端之间的阻抗。2.根据权利要求1所述的栅极驱动电路，其特征在于，所述多个移位寄存器单元依次沿第一方向排布，所述n根时钟信号线依次沿第二方向排布，所述第一方向与所述第二方向相交；所述时钟信号线的长度方向与所述第一方向平行，所述传导段沿所述第二方向延伸，所述电容调节段完全叠设于所述时钟信号线之内。3.根据权利要求2所述的栅极驱动电路，其特征在于，所述移位寄存器单元还具有控制信号端；所述栅极驱动电路还包括控制线，所述控制线连接至所述控制信号端；所述控制线的长度方向与所述第一方向平行，所述控制线相较于所述时钟信号线更靠近所述移位寄存器单元；所述电阻调节段设置于相邻的所述时钟信号线与所述控制线之间，所述电阻调节段的一端与所述传导段的第二端连接，所述电阻调节段的另一端与所述移位寄存器单元的时钟信号端连接。4.根据权利要求3所述的栅极驱动电路，其特征在于，第1根时钟信号线至第n根时钟信号线由近及远的依次排布于所述移位寄存器单元一侧；第1根连接线的传导段至第n根连接线的传导段与第1根时钟信号线至第n根时钟信号线一一对应连接，所述第1根连接线的传导段至第n根连接线的传导段的走线长度依次增加；所述第1根连接线至第n
‑
1根连接线均设有所述电容调节段和所述电阻调节段。5.根据权利要求4所述的栅极驱动电路，其特征在于，每根所述时钟信号线设有开孔；第m根...

【专利技术属性】
技术研发人员：卢昭阳，郑浩旋，
申请(专利权)人：惠科股份有限公司，
类型：发明
国别省市：