一种适用于射频接收机的平均值噪声滤除电路制造技术

本发明专利技术公开了一种适用于射频接收机的平均值噪声滤除电路，包括第一延迟单元、第二延迟单元、均值产生单元；第一延迟单元、第二延迟单元依次连接，接收机输出信号Vin输入到所述第一延迟单元，所述接收机输出信号Vin、所述第一延迟单元的输出V1、所述第二延迟单元的输出V2一起输入到均值产生单元，所述均值产生单元的输出端作为所述平均值噪声滤除电路的输出。本发明专利技术采用平均值降噪的原理将伴有噪声的信号经过延迟、叠加再做平均值输出，这样做有效降低了信号毛刺的峰峰值，使得输出信号的曲线变得更加平滑，达到降低接收机噪声提高灵敏度的目的。的目的。的目的。

【技术实现步骤摘要】
一种适用于射频接收机的平均值噪声滤除电路


[0001]本专利技术涉及一种噪声滤除电路，尤其是一种适用于射频接收机的噪声滤除电路。

技术介绍

[0002]无线通信技术已经遍及我们生活的方方面面，5G、蓝牙、WiFi，都是无线通信技术下的产物。其中接收机是无线通信的重要模块，负责接收处理天线接收到的复杂信号，将信号从射频下变频到较低的中频，接收机的性能好坏直接影响到无线通信的质量。
[0003]射频接收机是由天线、低噪声放大器、混频器、滤波器和基带处理电路组成的电路系统，在微波通讯系统中，接收机要处理很微弱的信号，一般情况下，若没有噪声干扰，只要经过充分放大，即便是十分微弱的信号也会被检测出来，但实际中，系统各个部分不可避免地存在着噪声，噪声主要分为内部噪声与外部噪声，内部噪声主要是由接收机中的馈线、电路中的电阻元器件、放大器、混频器等产生；外部噪声主要通过天线引入的，有各种人为干扰、天线热噪声、天电干扰、宇宙干扰和工业干扰等，因此微弱的信号往往被淹没在这些噪声之中，从而影响到接收机检测信号的灵敏度。其中接收机的噪声系数和灵敏度是衡量接收机性能的关键参数，噪声系数是一个非常基本的参数，也是衡量接收机电路噪声大小的量度。灵敏度则代表接收机捕获微弱信号的能力，由于该指标直接影响了系统的通信范围，因此降低射频接收机噪声对于系统设计非常关键。
[0004]现有技术中降低射频接收机噪声的主要方法是根据噪声系数公式现有技术中降低射频接收机噪声的主要方法是根据噪声系数公式进行降噪处理，其中F
tot
为总的噪声系数，F1为第一级噪声系数，以此类推F
i
为第i级噪声系数，G1为第一级放大器的资用功率增益，以此类推G
i
为第i级放大器的资用功率增益。由公式可得系统噪声系数很大程度上取决于接收机链路的第一级，因此主要采用的方法是设计一个高增益的低噪声放大器来改善系统噪声，但是一个非常高增益的器件往往缺乏线性度，设计的难点在于权衡线性度和噪声系数，有的则采用价格昂贵的砷化镓(GaAs)或氮化镓(GaN)工艺设计低噪声放大器，虽然性能有所提高，但也提高了设计成本不适合民用产品。

技术实现思路

[0005]专利技术目的：针对上述现有技术，提出一种适用于射频接收机的平均值噪声滤除电路，有效降低输出信号毛刺的峰峰值，使得输出信号的曲线变得更加平滑，达到降低接收机噪声、提高灵敏度的目的。
[0006]技术方案：一种适用于射频接收机的平均值噪声滤除电路，包括第一延迟单元、第二延迟单元、均值产生单元；第一延迟单元、第二延迟单元依次连接，接收机输出信号Vin输入到所述第一延迟单元，所述第一延迟单元和第二延迟单元的延迟时间相同，所述接收机输出信号Vin、所述第一延迟单元的输出V1、所述第二延迟单元的输出V2一起输入到均值产生单元，所述均值产生单元用于将输入信号进行线性相加后取平均值，所述均值产生单元
的输出端作为所述平均值噪声滤除电路的输出。
[0007]进一步的，所述第一延迟单元和第二延迟单元的结构相同，均包括反相器D1、反相器D2、电阻R1、电阻R2、电容C1、电容C2；电阻R1的一端作为延迟单元的输入端，电阻R1的另一端同时连接反相器D1的输入端以及电容C1的一端，反相器D1的输出端连接电阻R2的一端，电阻R2的另一端同时连接反相器D2的输入端以及电容C2的一端，反相器D2的输出端作为延迟单元的输出端，电容C1以及电容C2的另一端接地。
[0008]进一步的，所述均值产生单元包括电阻R3～R10，运算放大器U1、运算放大器U2；电阻R3、电阻R4、电阻R5的阻值相同，电阻R7的阻值等于电阻R3、电阻R4、电阻R5阻值的31，电阻R8和电阻R9的阻值相等；电阻R3、电阻R4、电阻R5的一端分别作为均值产生单元的一个信号输入端，电阻R3、电阻R4、电阻R5的另一端同时连接到运算放大器U1的反相输入端，电阻R6并联在运算放大器U1的同相输入端与地之间，电阻R7并联在运算放大器U1的输出端与反相输入端之间，运算放大器U1的输出端连接电阻R8的一端，电阻R8的另一端连接运算放大器U2的反相输入端，电阻R9并联在运算放大器U2的输出端与反相输入端之间，电阻R10并联在运算放大器U2的同相输入端与地之间，运算放大器U2的输出端作为均值产生单元的信号输出端。
[0009]有益效果：1、接收机内部外部产生的噪声会影响信号的传输，使得输出信号会伴有较多的毛刺，本专利技术采用平均值降噪的原理将伴有噪声的信号经过延迟、叠加再做平均值输出，这样做有效降低了信号毛刺的峰峰值，使得输出信号的曲线变得更加平滑，达到降低接收机噪声提高灵敏度的目的。
[0010]2、本专利技术的平均值噪声滤除电路独立于接收机链路之外，不会影响接收机整体性能。
附图说明
[0011]图1为本专利技术的平均值噪声滤除电路的结构示意图；
[0012]图2为延迟单元结构示意图；
[0013]图3为均值产生单元结构示意图；
[0014]图4为本专利技术平均值噪声滤除电路的效果对比图。
具体实施方式
[0015]下面结合附图对本专利技术做更进一步的解释。
[0016]如图1所示，一种适用于射频接收机的平均值噪声滤除电路，包括延迟单元101、延迟单元102、均值产生单元103。延迟单元101、延迟单元102依次连接，接收机输出信号Vin输入到延迟单元101，接收机输出信号Vin、延迟单元101的输出V1、延迟单元102的输出V2一起输入到均值产生单元103，均值产生单元103的输出端作为平均值噪声滤除电路的输出。
[0017]具体的，天线接收到的信号经过接收机输出后是伴有噪声的。当伴有噪声的接收机的输出信号u(t)经过延迟单元101后得到一个输出信号u(t
‑
T)，该信号一路输入到均值产生单元103与其他信号叠加，一路输入到延迟单元102，延迟单元102产生相应的延迟输出信号u(t
‑
2T)，该信号输入到均值产生单元103与接收机输出信号u(t)、延迟单元101的输出信号u(t
‑
T)进行线性相加，将三路信号输入到信号均值产生单元的同相输入端，经过运算
放大器和电阻的比例运算得到输出信号放大器和电阻的比例运算得到输出信号基于数字信号处理中信号经过多次叠加平均的方法，本专利技术通过将接收机输出信号分别进行延迟一个时间单位和延迟两个时间单位并将其与原信号叠加，再经过平均处理后输出到后级电路，该电路使得接收机输出信号中的噪声将被有效降低。
[0018]如图2所示，本实施例的延迟单元101、102具有将输入信号进行延迟再输出的功能，延迟单元101与延迟单元102结构功能均相同，均包括反相器D1、反相器D2、电阻R1、R2以及电容C1、C2，电阻R1的一端作为延迟单元的输入端，电阻R1的另一端同时连接反相器D1的输入端以及电容C1的一端，反相器D1的输出端连接电阻R2的一端，电阻R2的另一端同时连接反相器D2的输入端以及电本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种适用于射频接收机的平均值噪声滤除电路，其特征在于，包括第一延迟单元、第二延迟单元、均值产生单元；第一延迟单元、第二延迟单元依次连接，接收机输出信号Vin输入到所述第一延迟单元，所述第一延迟单元和第二延迟单元的延迟时间相同，所述接收机输出信号Vin、所述第一延迟单元的输出V1、所述第二延迟单元的输出V2一起输入到均值产生单元，所述均值产生单元用于将输入信号进行线性相加后取平均值，所述均值产生单元的输出端作为所述平均值噪声滤除电路的输出。2.根据权利要求1所述的适用于射频接收机的平均值噪声滤除电路，其特征在于，所述第一延迟单元和第二延迟单元的结构相同，均包括反相器D1、反相器D2、电阻R1、电阻R2、电容C1、电容C2；电阻R1的一端作为延迟单元的输入端，电阻R1的另一端同时连接反相器D1的输入端以及电容C1的一端，反相器D1的输出端连接电阻R2的一端，电阻R2的另一端同时连接反相器D2的输入端以及电容C2的一端，反相器D2...

【专利技术属性】
技术研发人员：王鑫，王彬，徐凯，张永生，程银，
申请(专利权)人：江苏稻源科技集团有限公司，
类型：发明
国别省市：