一种驱动电路、驱动芯片以及电子设备制造技术

本申请提供了一种驱动电路、驱动芯片以及电子设备，涉及器件驱动技术领域。该驱动电路包括第一晶体管、跨导线性环以及反馈模块，跨导线性环包括第一组件与第二组件，第一组件与第一晶体管电连接，反馈模块包括第二晶体管，第二组件分别与反馈模块、第二晶体管电连接，其中，第一晶体管的输出端电压变化跟随第二晶体管的输出端电压变化，第一组件为第一晶体管提供驱动电压，且第一组件工作于AB类放大状态。本申请提供的驱动电路、驱动芯片以及电子设备具有驱动能力强，输出过冲幅度与持续时间都有效减小的优点。都有效减小的优点。都有效减小的优点。

【技术实现步骤摘要】
一种驱动电路、驱动芯片以及电子设备


[0001]本申请涉及器件驱动
，具体而言，涉及一种驱动电路、驱动芯片以及电子设备。

技术介绍

[0002]主流的增强型GaN器件，在量产时使用了pGaN工艺。为了保护GaN能够正常、安全的工作，目前普遍在PWM芯片和GaN芯片之间增加一个驱动电路，该驱动电路起到了限制GaN栅控电压幅度和驱动信号上升、下降沿的斜率的功能。
[0003]然而，目前的驱动电路可能出现输出电压的幅度较大、持续时间久的过冲，同时，驱动电路中一般包括驱动晶体管，驱动晶体管受寄生电容的影响，也可能导致驱动电路的驱动能力下降。
[0004]综上，现有技术中存在驱动电路的输出电压幅度大，过冲持续时间久以及驱动能力弱等问题。

技术实现思路

[0005]本申请的目的在于提供一种驱动电路、驱动芯片以及电子设备，以解决现有技术中存在的驱动电路的输出电压幅度大，过冲持续时间久以及驱动能力弱等问题。
[0006]为了实现上述目的，本申请实施例采用的技术方案如下：第一方面，本申请实施例提供了一种驱动电路，所述驱动电路包括第一晶体管、跨导线性环以及反馈模块，所述跨导线性环包括第一组件与第二组件，所述第一组件与所述第一晶体管电连接，所述反馈模块包括第二晶体管，所述第二组件分别与所述反馈模块、所述第二晶体管电连接；其中，所述第一晶体管的输出端电压变化跟随所述第二晶体管的输出端电压变化；所述第一组件为所述第一晶体管提供驱动电压，且所述第一组件工作于AB类放大状态。
[0007]可选地，所述第一组件包括第三晶体管与第四晶体管，所述第三晶体管的第一端与所述第四晶体管的第一端互连，并与所述第一晶体管的控制端电连接，所述第三晶体管的第二端连接于电源，所述第四晶体管的第二端接地，所述第三晶体管与所述第四晶体管的控制端均与所述第二组件电连接。
[0008]可选地，所述第二组件包括第五晶体管与第六晶体管，所述第五晶体管的第一端分别与所述第六晶体管的第一端、所述反馈模块电连接，所述第五晶体管的第二端与偏置电路电连接，且所述第五晶体管的第二端与控制端互连，所述第六晶体管还与所述反馈模块连接，并与所述反馈模块组成负反馈回路，所述第五晶体管与所述第六晶体管的控制端还分别与所述第三晶体管、所述第四晶体管的控制端电连接；其中，所述第三晶体管与所述第五晶体管的宽长比等于所述第四晶体管与所述第六晶体管的宽长比。
[0009]可选地，所述第五晶体管包括NMOS管，所述第六晶体管包括PMOS管，所述第五晶体管的栅极与漏极互连，所述第五晶体管的源极与所述第六晶体管的源极、所述反馈模块连接，所述第六晶体管的漏极接地，所述第六晶体管的栅极、源极均与所述反馈模块电连接，所述第五晶体管、所述第六晶体管的栅极还分别与所述第三晶体管、所述第四晶体管的控制端电连接。
[0010]可选地，所述第三晶体管包括NMOS管，所述第四晶体管包括PMOS管，所述第三晶体管、所述第四晶体管的栅极均与所第二组件电连接，所述第三晶体管的漏极与电源连接，所述第三晶体管的源极与所述第四晶体管的源极互连并连接于所述第一晶体管的控制端，所述第四晶体管的漏极接地。
[0011]可选地，所述驱动电路还包括第一阻隔模块与第二阻隔模块，所述第一阻隔模块、所述第二阻隔模块均分别与所述第一组件、第二组件相连；其中，所述第一阻隔模块与所述第二阻隔模块均用于隔离直流并通过交流信号。
[0012]可选地，所述第一阻隔模块、所述第二阻隔模块均包括单级或多级无源滤波器。
[0013]可选地，所述反馈模块还包括反馈电路、第七晶体管以及运算放大器，所述第二晶体管的第一端连接电源，所述反馈电路与所述第二晶体管的第二端、所述运算放大器的反相输入端电连接，所述运算放大器的同相输入端用于输入一参考电压，所述运算放大器的输出端分别与所述第七晶体管的第一端、所述第二组件电连接，所述第七晶体管的第二端用于连接一偏置电路，所述第七晶体管的控制端分别与所述第一组件、所述第二晶体管的控制端电连接；其中，所述反馈模块与所述第二组件组成负反馈回路，以确定所述第二晶体管的第二端的电压。
[0014]可选地，所述反馈电路包括第一电阻与第二电阻，所述第一电阻与第二电阻串联后的一端接地，另一端与所述第二晶体管的第二端电连接，所述运算放大器的反相输入端连接于所述第一电阻与所述第二电阻之间。
[0015]第二方面，本申请实施例还提供了一种驱动芯片，所述驱动芯片包括稳压电路、增强型GaN开关以及上述的驱动电路，所述驱动电路分别与所述稳压电路、所述增强型GaN开关电连接，所述稳压电路、增强型GaN开关以及所述驱动电路封装于一体。第三方面，本申请实施例还提供了一种电子设备，所述电子设备包括稳压电路、增强型GaN开关以及上述的驱动电路，所述驱动电路分别与所述稳压电路、所述、增强型GaN开关电连接。
[0016]相对于现有技术，本申请具有以下有益效果：本申请提供了一种驱动电路、驱动芯片以及电子设备，该驱动电路包括第一晶体管、跨导线性环以及反馈模块，跨导线性环包括第一组件与第二组件，第一组件与第一晶体管电连接，反馈模块包括第二晶体管，第二组件分别与反馈模块、第二晶体管电连接，其中，第一晶体管的输出端电压变化跟随第二晶体管的输出端电压变化，第一组件为第一晶体管提供驱动电压，且第一组件工作于AB类放大状态。一方面，由于本申请中第一晶体管的输出端电压变化跟随第二晶体管的输出端电压变化，因此可以通过调节反馈的反馈增益确定第二晶体管的输出电压，进而确定出第一晶体管的输出电压。另一方面，由于AB类放大状态具有失真小、效率高以及可以提供非常的大瞬时电流输出的特点，因此使得第一晶体管的栅极电位能够非常快速的建立，进而消除了第一晶体管的栅源寄生电容带来的影响，解决了
过冲持续时间久与驱动能力弱的问题。
[0017]为使本申请的上述目的、特征和优点能更明显易懂，下文特举较佳实施例，并配合所附附图，作详细说明如下。
附图说明
[0018]为了更清楚地说明本申请实施例的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，应当理解，以下附图仅示出了本申请的某些实施例，因此不应被看作是对范围的限定，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它相关的附图。
[0019]图1为现有技术中第一种驱动电路的电路示意图。
[0020]图2为现有技术中第二种驱动电路的电路示意图。
[0021]图3为本申请实施例提供的驱动电路的模块示意图。
[0022]图4为本申请实施例提供的驱动电路的电路示意图。
[0023]图5为本申请实施例提供的单级无源滤波器的电路示意图。
[0024]图6为本申请实施例提供的多级无源滤波器的电路示意图。
[0025]图7为本申请实施例提供的现有技术与本申请实施例提供的驱动电路的仿真结果示意图。
[0026]图8为本申请实施例提供的电子设备的模块示意图。
[002本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种驱动电路，其特征在于，所述驱动电路包括第一晶体管、跨导线性环以及反馈模块，所述跨导线性环包括第一组件与第二组件，所述第一组件与所述第一晶体管电连接，所述反馈模块包括第二晶体管，所述第二组件分别与所述反馈模块、所述第二晶体管电连接；其中，所述第一晶体管的输出端电压变化跟随所述第二晶体管的输出端电压变化；所述第一组件为所述第一晶体管提供驱动电压，且所述第一组件工作于AB类放大状态。2.如权利要求1所述的驱动电路，其特征在于，所述第一组件包括第三晶体管与第四晶体管，所述第三晶体管的第一端与所述第四晶体管的第一端互连，并与所述第一晶体管的控制端电连接，所述第三晶体管的第二端连接于电源，所述第四晶体管的第二端接地，所述第三晶体管与所述第四晶体管的控制端均与所述第二组件电连接。3.如权利要求2所述的驱动电路，其特征在于，所述第二组件包括第五晶体管与第六晶体管，所述第五晶体管的第一端分别与所述第六晶体管的第一端、所述反馈模块电连接，所述第五晶体管的第二端与偏置电路电连接，且所述第五晶体管的第二端与控制端互连，所述第六晶体管还与所述反馈模块连接，并与所述反馈模块组成负反馈回路，所述第五晶体管与所述第六晶体管的控制端还分别与所述第三晶体管、所述第四晶体管的控制端电连接；其中，所述第三晶体管与所述第五晶体管的宽长比等于所述第四晶体管与所述第六晶体管的宽长比。4.如权利要求3所述的驱动电路，其特征在于，所述第五晶体管包括NMOS管，所述第六晶体管包括PMOS管，所述第五晶体管的栅极与漏极互连，所述第五晶体管的源极与所述第六晶体管的源极、所述反馈模块连接，所述第六晶体管的漏极接地，所述第六晶体管的栅极、源极均与所述反馈模块电连接，所述第五晶体管、所述第六晶体管的栅极还分别与所述第三晶体管、所述第四晶体管的控制端电连接。5.如权利要求2所述的驱动电路...

【专利技术属性】
技术研发人员：张孟文，
申请(专利权)人：深圳市时代速信科技有限公司，
类型：发明
国别省市：