充电泵电路的控制方法技术

一种充电激励电路的控制方法，包括将电容器１、２串联或并联连接在激励节点上的开关Ｓ１、Ｓ２、Ｓ３，并使之按照以下所述的控制步骤进行充电激励动作：①在时钟ＣＬＫ为Ｌ电平的状态下，通过使开关Ｓ２导通来串联连接电容器１、２；②断开开关Ｓ２；③使时钟ＣＬＫ为Ｈ电平状态；④通过使开关Ｓ１、Ｓ３导通来并联连接电容器１、２；⑤使开关Ｓ１、Ｓ３断开；⑥使时钟ＣＬＫ为Ｌ电平状态。（*该技术在2022年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术涉及用比电源电压Vdd小的阶跃电压来输出升压电压的充电激励电路及其控制方法，特别是涉及一种除去伴随电荷转送元件的寄生二极管的影响，能进行正常的充电激励动作的。但是，现有的充电激励电路是以电源电压Vdd的阶跃来进行升压的，未提出能用比它小的电压阶跃来升压的提案。例如，如果能用0.5Vdd的电压阶跃来进行升压的话，就能大幅度地提高电源电路的效率。为此，本专利技术人提出了能用比电源电压Vdd小的电压阶跃来进行升压，并改善电路效率η的充电激励电路。下面，说明其的概要。图9和附图说明图10是表示+0.5Vdd升压充电激励电路的结构和动作的电路图。该充电激励电路对于输入电压Vdd，生成1.5Vdd的升压电压。将二极管D1、D2(电荷转送元件)串联在一起，电源电压Vdd被作为输入电压Vin提供给二极管D1的阳极。二极管D1、D2例如能由公共连接了栅极和漏极的MOS晶体管构成。S1、S2、S3是用于在二极管D1、D2的连接点，将电容器1、2切换为并联或串联的开关。这些开关S1、S2、S3例如能由MOS晶体管构成。3是向电容器1、2提供时钟的时钟驱动器。即时钟驱动器3的输出与电容器2的一方的端子相连接。提供给时钟驱动器3的电源电压是Vdd，时钟振幅的大小是Vdd。另外，时钟驱动器3例如由两段的CMOS倒相器构成。4是提供从二极管D2输出的升压电压Vout的负载。另外，CL是具有二极管D2的输出节点的电容。下面，参照图9、图10、图11，就该充电激励电路的动作加以说明。图11是该充电激励电路的工作波形图。并且，为了简单，使基于二极管D1、D2的压降为0V。另外，设电容器1、2的电容值相等。如图9所示，当钟驱动器3的输入时钟CLK为L电平(CLK＝低电平)时，如果S1＝断开，S2＝导通，S3＝断开，则两个电容器1、2在二极管D1、D2的连接点(激励节点)串联连接。这样一来，二极管D1、D2的连接点的电压V1变为Vdd。各电容器1、2被充电到0.5Vdd。此时，如果将从电源电压Vdd通过二极管D1流入电容器1、2的电流设为Iout，则同样的电流Iout流入时钟驱动器3。接着，如图10所示，当时钟驱动器3的输入时钟CLK为H电平(CLK＝高电平)时，如果S1＝导通，S2＝断开，S3＝导通，则两个电容器1、2在二极管D1、D2的连接点并联连接。这样一来，因为各电容器1、2的电压为Vdd/2，所以如果时钟驱动器的输出为Vdd，则二极管D1、D2的连接点的电压V1被升压为1.5Vdd。此时，从两个电容器1、2流出到下一段的二极管D2的电流变为2Iout。从时钟驱动器3流出同样的电流2Iout。如果使从二极管D2输出的输出电流2Iout一定，使各电流都为时间平均电流，则正常时为如下情况。1)Vout＝1.5Vdd(但是，驱动器的电源电压为Vdd)。2)输入电流＝0.5Iout3)从时钟驱动器的电源Vdd流出的电流＝Iout。本实施例的充电激励电路的要点是按照时钟CLK的电平，反复进行串联电容器1、2进行充电，并联电容器1、2进行放电，据此，以0.5Vdd的电压阶跃来进行升压。另外，在此的要点是，当时钟CLK＝L时，来自电源电压Vdd的输入电流Iin＝Iout是输出电流2Iout的1/2。据此，就能使不进行输出电压调整情况下的电路的理论效率η为100％，就不会发生使升压电压为1.5Vdd时所导致的电力损失。即，输入电流变为CLK＝H时的2Iout和CLK＝L时的Iout的和，所以充电激励电路的效率η＝输出电力/输入电力＝(1+0.5)Vdd×Iout/Vdd×(1+0.5)×Iout＝1＝100％因此，以上所述的充电激励电路实质上可称作0.5段充电激励电路。并且，电路的理论效率η能设为100％。还可以考虑其它产生0.5Vdd这一电压的方法。例如，基于电阻分割的方法。但是无法使电路的效率η为100％，并且伴随着电力损失。对此，在本专利技术人提出的充电激励电路中，因为按照时钟CLK的电平将电容器的连接交替切换为并联和串联，所以理论上电力损失为0％。另外，不根据时钟CLK的状态，使两个电容器1、2保持串联进行工作(S1＝断开、S2＝导通、S3＝断开)，进行与现有的充电激励电路相同的工作，变为Vout＝2Vdd。此时，设置开关控制电路(图中未显示)，通过从该开关控制电路向开关S1、S2、S3提供开关控制信号，就能使两个电容器1、2总是串联连接，或按照时钟CLK的电平切换为串联或并联连接。即，本实施例的充电激励电路作为输出电压Vout能得到1.5Vdd或2Vdd。换言之，能进行0.5段和1段的切换。但是，本专利技术人的研究表明，当从图9的状态向图10的状态转变时，反之，从图10的状态向图9的状态转变时，如果不调整时钟CLK变化的定时和开关S1、S2、S3的切换定时，则容易产生错误动作。例如，当从图9的状态向图10的状态转变时，在开关S2导通的状态下，如果使时钟CLK从L电平向H电平变化，则二极管D1、D2的连接点的电压V1变为2Vdd。另外，当从图10的状态向图9的状态转变时，在开关S1、S3导通的状态下，如果使时钟CLK从H电平向L电平变化，则二极管D1、D2的连接点的电压V1变为0.5Vdd。
技术实现思路
鉴于以上所述问题的存在，本专利技术的目的在于提供一种防止以电源电压Vdd以下的小电压阶跃进行升压的充电激励电路的错误动作的充电激励电路控制方法。为实现以上所述目的，本专利技术的调整时钟CLK变化的定时和开关S1、S2、S3切换的定时。即按照以下所述的步骤①～⑦来进行控制。①在时钟CLK为L电平的状态下，通过使开关S2(第一开关装置)导通来串联连接电容器1、2。②断开开关S2。③使时钟CLK为H电平状态。④通过使开关S1、S3(第二开关装置)导通来并联连接电容器1、2。⑤使开关S1、S3断开。⑥使时钟CLK为L电平状态。⑦重复以上所述①～⑥的步骤。图1是表示本专利技术实施例的的电路图。图2是表示本专利技术实施例的的电路图。图3是表示本专利技术实施例的的电路图。图4是表示本专利技术实施例的的电路图。图5是表示本专利技术实施例的的电路图。图6是表示本专利技术实施例的的电路图。图7是表示本专利技术实施例的的定时图。图8是表示本专利技术实施例的的电路图。图9是表示现有例的充电激励电路的结构和动作的电路图。图10是表示现有例的充电激励电路的结构和动作的电路图。图11是表示现有例的充电激励电路的结构和动作的电路图。具体实施例方式下面，参照附图就本专利技术的实施例加以说明。图1至图6是表示输出+0.5Vdd的升压电压的充电激励电路的结构和动作的电路图。该充电激励电路对于输入电压Vdd，生成+1.5Vdd的升压电压。因为充电激励电路的结构除了控制方法，与图9和图10所示结构相同，所以省略其说明。下面，参照图1至图7，就以上所述的结构的加以说明。图7是表示的第一定时图。并且，时钟驱动器3的电源电压为与输入电压相等的Vdd(例如5V)，电容器1、2的电容值相等。将二极管D1、D2(电荷转送元件)和开关S1、S2、S3导致的电压下降作为0V来进行说明。另外，开关S1、S2、S3的通断控制由图中未表示的控制电路进行。(1)第一控制步骤在时刻t1，时钟驱动器3的输入时钟CLK为L电平的状态下，使开关本文档来自技高网...

【技术保护点】
一种充电激励电路的控制方法，是包括串联连接的第一和第二电荷转送元件、第一和第二电容器、向第二电容器的一端提供时钟的时钟供给装置、用于将所述第一和第二电容器串联连接在第一和第二电荷转送元件的连接点上的第一开关装置和用于将所述第一和第二电容器并联连接在第一和第二电荷转送元件的连接点上的第二开关装置，并从所述第二电荷转送元件输出正的升压电压的充电激励电路的控制方法；其特征在于：具有： 通过在所述时钟为低电平的状态下使所述第一开关装置导通，来串联连接所述第一和第二电容器的第一步骤； 使所述第一开关装置断开的第二步骤； 使所述时钟为高电平状态的第三步骤； 通过使所述第二开关装置导通，来并联连接所述第一和第二电容器的第四步骤； 使所述第二开关装置断开的第五步骤； 使所述时钟为低电平状态的第六步骤； 重复所述第一～第六步骤。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：河井周平，名野隆夫，
申请(专利权)人：三洋电机株式会社，
类型：发明
国别省市：JP[日本]