像素结构及显示面板制造技术

本申请公开了一种像素结构及显示面板，该像素结构包括多个像素单元、多条数据线及扫描线，多个像素单元呈阵列式排布，每个像素单元对应一个数据线；像素单元包括主像素区和次像素区；扫描线位于主像素区与次像素区之间；数据线包括第一数据线部分、第二数据线部分和第三数据线部分，第一数据线部分位于相邻两个像素单元的主像素区之间并向次像素区方向延伸，第二数据线部分和第三数据线部分分别位于相邻两个像素单元的次像素区上，其中，第二数据线部分和第三数据线部分的一端与第一数据线部分的一端电性连接，第二数据线部分的另一端与第三数据线部分的另一端电性连接。可以解决寄生电容对像素单元产生垂直串扰导致的显示异常问题。异常问题。异常问题。

【技术实现步骤摘要】
像素结构及显示面板


[0001]本申请涉及显示
，具体涉及一种像素结构及显示面板。

技术介绍

[0002]随着现在面板产品逐渐往窄边框化以及高分辨率的方向发展，现有超高清液晶显示器采用将栅极驱动器以薄膜覆晶封装方式的设计，将扫描线和数据线的驱动信号设计在同一侧，减小液晶显示器左右两边的宽度，实现超窄边框的效果。
[0003]由于数据线与像素单元之间存在寄生电容，数据线信号变化会干扰像素单元信号的稳定性，随着超窄边框设计的分辨率增加，像素单元尺寸减小，数据线与像素单元之间的寄生电容对像素单元的耦合效应更加明显，使面板产生垂直串扰，影响面板的产品质量。且在栅极驱动器以薄膜覆晶封装方式的设计中，由于像素单元内存在扫描线垂直方向的走线，使得像素单元左右两侧数据线与像素单元电极的距离不同，导致数据线与像素单元电极的寄生电容也存在差异，采用普通的左右两侧数据线信号相反的方式不能完全抵消对像素单元的干扰。
[0004]有鉴于此，本领域亟需一种像素结构及显示面板，以解决寄生电容对像素单元产生垂直串扰导致的显示异常问题。

技术实现思路

[0005]本申请提供一种像素结构及显示面板，能够解决寄生电容对像素单元产生垂直串扰导致的显示异常问题。
[0006]第一方面，本申请实施例提供一种像素结构，包括：多个像素单元、多条数据线及扫描线，所述多个像素单元呈阵列式排布，每个所述像素单元对应一个所述数据线；所述像素单元包括主像素区和次像素区；所述扫描线位于所述主像素区与所述次像素区之间；所述数据线包括第一数据线部分、第二数据线部分和第三数据线部分，所述第一数据线部分位于相邻两个所述像素单元的所述主像素区之间并向所述次像素区方向延伸，所述第二数据线部分和所述第三数据线部分分别位于相邻两个所述像素单元的次像素区上，其中，所述第二数据线部分和所述第三数据线部分的一端与所述第一数据线部分的一端电性连接，所述第二数据线部分的另一端与所述第三数据线部分的另一端电性连接。
[0007]可选地，在本申请的一些实施例中，所述第一数据线部分位于相邻两个所述像素单元之间的中心线上，所述第二数据线部分与位于相邻像素单元的所述第三数据线部分关于所述第一数据线部分左右对称。
[0008]可选地，在本申请的一些实施例中，位于相同像素单元上的所述第二数据线部分和所述第三数据线部分关于所述像素单元的中心线左右对称。
[0009]可选地，在本申请的一些实施例中，所述第二数据线部分的宽度与所述第三数据线部分的宽度之和，小于或等于第一数据线部分的宽度。
[0010]可选地，在本申请的一些实施例中，相邻两个所述数据线上的电性信号相反，同一
数据线上的第一数据线部分、第二数据线部分和第三数据线部分上的电性信号相同。
[0011]可选地，在本申请的一些实施例中，所述第二数据线部分和所述第三数据线部分分别位于相邻两个所述像素单元的次像素区的开口区上。
[0012]可选地，在本申请的一些实施例中，所述第二数据线部分包括第一竖直部、第一横向部和第二横向部，所述第一竖直部垂直于所述第一横向部和所述第二横向部，所述第一横向部的一端与所述第一竖直部的一端电性连接，所述第二横向部的一端与所述第一竖直部的另一端电性连接；所述第三数据线部分包括第二竖直部、第三横向部和第四横向部，所述第二竖直部垂直于所述第三横向部和所述第四横向部，所述第三横向部的一端与所述第二竖直部的一端电性连接，所述第四横向部的一端与所述第二竖直部的另一端电性连接；其中，所述第一横向部和所述第三横向部的另一端与所述第一数据线部分的一端电性连接，所述第二横向部和所述第四横向部的另一端与所述第一数据线部分的另一端电性连接。
[0013]可选地，在本申请的一些实施例中，所述第二数据线部分的走线长度大于所述第一数据线部分的走线长度，和/或，所述第三数据线部分的走线长度大于所述第一数据线部分的走线长度。
[0014]可选地，在本申请的一些实施例中，所述像素结构还包括短路检测模块，所述数据线所在的金属层与所述短路检测模块的引脚电性连接。
[0015]另一方面，本申请提供一种显示面板，包括基板和上述的像素结构，所述像素结构设置在所述基板上。
[0016]本申请提供一种像素结构及显示面板，该像素结构包括：多个像素单元、多条数据线及扫描线，所述多个像素单元呈阵列式排布，每个所述像素单元对应一个所述数据线；所述像素单元包括主像素区和次像素区；所述扫描线位于所述主像素区与所述次像素区之间；所述数据线包括第一数据线部分、第二数据线部分和第三数据线部分，所述第一数据线部分位于相邻两个所述像素单元的所述主像素区之间并向所述次像素区方向延伸，所述第二数据线部分和所述第三数据线部分分别位于相邻两个所述像素单元的次像素区上，其中，所述第二数据线部分和所述第三数据线部分的一端与所述第一数据线部分的一端电性连接，所述第二数据线部分的另一端与所述第三数据线部分的另一端电性连接。本申请的像素结构通过改变数据线走线方式，使每个像素单元上同时具有数据线的第二数据线部分以及相邻数据线的第三数据线部分，减小了数据线的电阻电容负载，增加了像素单元的充电率，同时，拉近了相邻数据线之间的距离，使数据线与像素单元之间的寄生电容对像素单元的耦合效应相互抵消的作用加强，有利于消除垂直串扰，提高显示效果。
附图说明
[0017]为了更清楚地说明本申请实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，下面描述中的附图仅仅是本申请的一些实施例，对于本领域技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
[0018]图1是本申请实施例提供的像素结构的第一种俯视图；
[0019]图2是本申请实施例提供的像素的电路图；
[0020]图3是本申请实施例提供的像素结构的第一种布局图；
[0021]图4是本申请实施例提供的像素结构的第二种俯视图；
[0022]图5是本申请实施例提供的像素结构的第二种布局图；
[0023]图6是本申请实施例提供的像素结构的第三种俯视图；
[0024]图7是本申请实施例提供的显示面板的结构示意图；
[0025]图8是沿图4的线A
‑
A'截取的局部剖视图。
[0026]其中，
[0027]100/200/300、像素结构，10、像素单元，11、主像素区，12、次像素区，20、数据线，201、第一横向部，202、第一竖直部，203、第二横向部，204、第三横向部，205、第二竖直部，206、第四横向部，21、第一数据线部分，22、第二数据线部分，23、第三数据线部分，30、扫描线，40、公共电极走线，400、显示面板，410、第一基板，420、第一绝缘层，430、第二绝缘层，440、显示介质，450、第二基板，460、共电极层。
具体实施方式
[0028]下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种像素结构，其特征在于，包括多个像素单元、多条数据线及扫描线，所述多个像素单元呈阵列式排布，每个所述像素单元对应一条所述数据线；所述像素单元包括主像素区和次像素区；所述扫描线位于所述主像素区与所述次像素区之间；所述数据线包括第一数据线部分、第二数据线部分和第三数据线部分，所述第一数据线部分位于相邻两个所述像素单元的所述主像素区之间并向所述次像素区方向延伸，所述第二数据线部分和所述第三数据线部分分别位于相邻两个所述像素单元的次像素区上，其中，所述第二数据线部分和所述第三数据线部分的一端与所述第一数据线部分的一端电性连接，所述第二数据线部分的另一端与所述第三数据线部分的另一端电性连接。2.根据权利要求1所述的像素结构，其特征在于，所述第一数据线部分位于相邻两个所述像素单元之间的中心线上，所述第二数据线部分与位于相邻像素单元的所述第三数据线部分关于所述第一数据线部分左右对称。3.根据权利要求1或2所述的像素结构，其特征在于，位于相同像素单元上的所述第二数据线部分和所述第三数据线部分关于所述像素单元的中心线左右对称。4.根据权利要求3所述的像素结构，其特征在于，所述第二数据线部分的宽度与所述第三数据线部分的宽度之和，小于或等于第一数据线部分的宽度。5.根据权利要求3所述的像素结构，其特征在于，相邻两个所述数据线上的电性信号相反，同一数据线上的第一数据线部分、第二数据线部分和第三数据线部分上的电性信号相同。6.根据...

【专利技术属性】
技术研发人员：谭瑞发，王添鸿，姚晓慧，
申请(专利权)人：深圳市华星光电半导体显示技术有限公司，
类型：发明
国别省市：