一种调度参数提取方法、装置及计算机可读存储介质制造方法及图纸

本发明专利技术实施例提供了一种调度参数提取方法、装置及计算机可读存储介质。其中，所述方法包括：判断数字信号处理器DSP通过数据链路层发送至FPGA的调度参数是否满足预设的筛选条件；当调度参数满足筛选条件时，缓存调度参数，其中，用于缓存调度参数的片上存储资源与第一SPI电路单元电连接；经由第一SPI电路单元和SPI输出缓存的调度参数。可以通过设置筛选条件的方式将指定的调度参数缓存于FPGA内部的片上存储器中，再控制第一SPI电路单元通过SPI输出这些参数，从而实现在不插拔基带板的前提下准确提取FPGA的调度参数，由于不需要插拔基带板因此不会因提取参数导致FPGA偶然发生的故障消失，因此可以基于提取到的调度参数准确定位FPGA的故障。定位FPGA的故障。定位FPGA的故障。

【技术实现步骤摘要】
一种调度参数提取方法、装置及计算机可读存储介质


[0001]本专利技术涉及通信
，特别是涉及一种调度参数提取方法、装置及计算机可读存储介质。

技术介绍

[0002]在基带处理单元(Building Base band Unit，BBU)基站系统中，数据链路层中的数字信号处理器(Digital Signal Process，DSP)将向基带板的现场可编程逻辑门阵列(Field
‑
Programmable Gate Array，FPGA)发送调度参数，以使得FPGA实现物理层的下行链路的turbo(一种软输出迭代译码算法)编码、调度、层映射、预编码以及物理资源映射等功能。
[0003]调度参数的异常将导致FPGA的故障。因此，相关技术中为排查FPGA故障的原因，可以在FPGA发生故障时在FPGA上插接仿真器，通过仿真器提取FPGA的调度参数，并由仿真器将提取到的调度参数传输至相关人员的个人电脑上，以便相关人员检测调度参数是否异常。
[0004]但是在FPGA上插接仿真器需要插拔基带板，由于插拔后的基带板的运行环境可能与插拔前不同，因此插拔前调度参数存在的一些偶然性异常在插拔基带板后可能消失，导致难以根据调度参数定位FPGA的故障。

技术实现思路

[0005]本专利技术实施例的目的在于提供一种调度参数提取方法、装置以及计算机可读存储介质，以实现在不插拔基带板的情况下准确提取FPGA的调度参数，从而可以准确定位FPGA的故障。具体技术方案如下：
[0006]在本专利技术实施例的第一方面，提供了一种调度参数提取方法，应用于基带板的现场可编程逻辑门阵列FPGA，所述FPGA集成有串行外设接口SPI和用于将串行的SPI信号转换为并行的寄存器接口信号的第一SPI电路单元，所述第一SPI电路单元与所述FPGA的SPI电连接，所述方法包括：判断数字信号处理器DSP通过数据链路层发送至所述FPGA的调度参数是否满足预设的筛选条件；当所述调度参数满足所述筛选条件时，缓存所述调度参数，其中，用于缓存所述调度参数的片上存储资源与所述第一SPI电路单元电连接；经由所述第一SPI电路单元和所述SPI输出缓存的调度参数。
[0007]在一种可能的实施例中，在所述判断数字信号处理器DSP通过数据链路层发送至所述FPGA的调度参数是否满足预设的筛选条件之前，所述方法还包括：获取半帧标识和小区标识；所述判断数字信号处理器DSP通过数据链路层发送至所述FPGA的调度参数是否满足预设的筛选条件，包括：判断DSP通过数据链路层发送至所述FPGA的调度参数是否属于所述半帧标识所表示的半帧，并且属于所述小区标识所表示的小区；如果所述DSP通过数据链路层发送至所述FPGA的调度参数属于所述半帧标识所表示的半帧并且属于所述小区标识所表示的小区，确定所述调度参数满足预设的筛选条件；如果所述DSP通过数据链路层发送
至所述FPGA的调度参数不属于所述半帧标识所表示的半帧或者不属于所述小区标识所表示的小区，确定所述调度参数不满足预设的筛选条件。
[0008]在一种可能的实施例中，在所述缓存所述调度参数之后，所述方法还包括：将用于缓存所述调度参数的片上存储资源切换至锁定状态，处于锁定状态的所述片上存储资源拒绝执行写操作；当接收到锁定解除指令时，将所述片上存储器切换至解锁状态，处于解锁状态的所述片上存储资源允许执行写操作。
[0009]在一种可能的实施例中，所述经由所述第一SPI电路单元和所述SPI输出缓存的调度参数，包括：获取控制平台通过所述第一SPI电路单元输入的存储地址；读取缓存中所述存储地址所表示的存储单元所缓存的调度参数；经由所述第一SPI电路单元和所述SPI输出读取到的调度参数。
[0010]在一种可能的实施例中，用于缓存所述调度参数的片上存储资源包括多个存储深度相同的存储分区，对于任一存储分区的任一存储单元，除该任一存储分区外的每个存储分区中存在与该任一存储单元存储地址相同的存储单元；不同存储分区与不同的偏移值之间存在对应关系；所述读取缓存中所述存储地址所表示的存储单元所缓存的调度参数，包括：针对每个存储分区对应的偏移值，以该偏移值对所述存储地址进行偏移；读取缓存中经过偏移的存储地址所表示的存储单元所缓存的调度参数。
[0011]所述FPGA还包括第二SPI电路单元，所述第二SPI电路单元与所述FPGA中用于实现信号调制解调功能的电路单元电连接，并且与所述SPI电连接；所述第一SPI电路单元与所述第二SPI电路单元工作于不同的时钟域；所述方法还包括：对所述第一SPI电路单元和所述第二SPI电路单元之间的交互信号进行跨时钟域处理；所述当所述调度参数满足所述筛选条件时，缓存所述调度参数，包括：在经过跨时钟域处理后的交互信号的控制下，当所述调度参数满足所述筛选条件时，缓存所述调度参数。
[0012]在一种可能的实施例中，所述FPGA中还包括或运算单元，所述或运算单元与所述第一SPI电路单元电连接，并且与所述第二SPI电路单元电连接，并且与所述SPI电连接；所述经由所述第一SPI电路单元和所述SPI输出缓存的调度参数，包括：经由述第一SPI电路单元将缓存的调度参数串行输出至所述或运算单元；经由所述或运算单元对所述第一SPI电路单元的输出和所述第二SPI电路单元的输出进行或运算，得到运算结果；经由所述或运算单元将得到的运算结果通过所述SPI输出。
[0013]在本专利技术实施例的第二方面，提供了一种调度参数提取装置，应用于基带板的现场可编程逻辑门阵列FPGA，所述FPGA集成有串行外设接口SPI和用于将串行的SPI信号转换为并行的寄存器接口信号的第一SPI电路单元，所述第一SPI电路单元与所述FPGA的SPI电连接，所述装置包括：判断模块，用于判断数字信号处理器DSP通过数据链路层发送至所述FPGA的调度参数是否满足预设的筛选条件；缓存模块，用于当所述调度参数满足所述筛选条件时，缓存所述调度参数，其中，用于缓存所述调度参数的片上存储资源与所述第一SPI电路单元电连接；输出模块，用于经由所述第一SPI电路单元和所述SPI输出缓存的调度参数。
[0014]在一种可能的实施例中，所述判断模块还用于在所述判断数字信号处理器DSP通过数据链路层发送至所述FPGA的调度参数是否满足预设的筛选条件之前，获取半帧标识和小区标识；
[0015]所述判断模块判断数字信号处理器DSP通过数据链路层发送至所述FPGA的调度参数是否满足预设的筛选条件，包括：
[0016]判断DSP通过数据链路层发送至所述FPGA的调度参数是否属于所述半帧标识所表示的半帧，并且属于所述小区标识所表示的小区；
[0017]如果所述DSP通过数据链路层发送至所述FPGA的调度参数属于所述半帧标识所表示的半帧并且属于所述小区标识所表示的小区，确定所述调度参数满足预设的筛选条件；
[0018]如果所述DSP通过数据链路层发送至所述FPGA的调度参数不属于所述半帧标识所表示的半帧或者不属于所述小区标识所表示的小本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种调度参数提取方法，其特征在于，应用于基带板的现场可编程逻辑门阵列FPGA，所述FPGA集成有串行外设接口SPI和用于将串行的SPI信号转换为并行的寄存器接口信号的第一SPI电路单元，所述第一SPI电路单元与所述FPGA的SPI电连接，所述方法包括：判断数字信号处理器DSP通过数据链路层发送至所述FPGA的调度参数是否满足预设的筛选条件；当所述调度参数满足所述筛选条件时，缓存所述调度参数，其中，用于缓存所述调度参数的片上存储资源与所述第一SPI电路单元电连接；经由所述第一SPI电路单元和所述SPI输出缓存的调度参数。2.根据权利要求1所述的方法，其特征在于，在所述判断数字信号处理器DSP通过数据链路层发送至所述FPGA的调度参数是否满足预设的筛选条件之前，所述方法还包括：获取半帧标识和小区标识；所述判断数字信号处理器DSP通过数据链路层发送至所述FPGA的调度参数是否满足预设的筛选条件，包括：判断DSP通过数据链路层发送至所述FPGA的调度参数是否属于所述半帧标识所表示的半帧，并且属于所述小区标识所表示的小区；如果所述DSP通过数据链路层发送至所述FPGA的调度参数属于所述半帧标识所表示的半帧并且属于所述小区标识所表示的小区，确定所述调度参数满足预设的筛选条件；如果所述DSP通过数据链路层发送至所述FPGA的调度参数不属于所述半帧标识所表示的半帧或者不属于所述小区标识所表示的小区，确定所述调度参数不满足预设的筛选条件。3.根据权利要求1所述的方法，其特征在于，在所述缓存所述调度参数之后，所述方法还包括：将用于缓存所述调度参数的片上存储资源切换至锁定状态，处于锁定状态的所述片上存储资源拒绝执行写操作；当接收到锁定解除指令时，将所述片上存储器切换至解锁状态，处于解锁状态的所述片上存储资源允许执行写操作。4.根据权利要求1所述的方法，其特征在于，所述经由所述第一SPI电路单元和所述SPI输出缓存的调度参数，包括：获取控制平台通过所述第一SPI电路单元输入的存储地址；读取缓存中所述存储地址所表示的存储单元所缓存的调度参数；经由所述第一SPI电路单元和所述SPI输出读取到的调度参数。5.根据权利要求4所述的方法，用于缓存所述调度参数的片上存储资源包括多个存储深度相同的存储分区，对于任一存储分区的任一存储单元，除该任一存储分区外的每个存储分区中存在与该任一存储单元存储地址相同的存储单元；不同存储分区与不同的偏移值之间存在对应关系；所述读取缓存中所述存储地址所表示的存储单元所缓存的调度参数，包括：针对每个存储分区对应的偏移值，以该偏移值对所述存储地址进行偏移；读取缓存中经过偏移的存储地址所表示的存储单元所缓存的调度参数。6.根据权利要求1所述的方法，其特征在于，所述FPGA还包括第二SPI电路单元，所述第
二SPI电路单元与所述FPGA中用于实现信号调制解调功能的电路单元电连接，并且与所述SPI电连接；所述第一SPI电路单元与所述第二SPI电路单元工作于不同的时钟域；所述方法还包括：对所述第一SPI电路单元和所述第二SPI电路单元之间的交互信号进行跨时钟域处理；所述当所述调度参数满足所述筛选条件时，缓存所述调度参数，包括：在经过跨时钟域处理后的交互信号的控制下，当所述调度参数满足所述筛选条件时，缓存所述调度参数。7.根据权利要求6所述的方法，其特征在于，所述FPGA中还包括或运算单元，所述或运算单元与所述第一SPI电路单元电连接，并且与所述第二SPI电路单元电连接，并且与所述SPI电连接；所述经由所述第一SPI电路单元和所述SPI输出缓存的调度参数，包括：经由述第一SPI电路单元将缓存的调度参数串行输出至所述或运算单元；经由所述或运算单元对所述第一SPI电路单元的输出和所述第二SPI电路单元的输出进行或运算，得到运算结果；经由所述或运算单元将得到的运算结果通过所述SPI输出。8.一种调度参数提取装置，其特征在于，应用于基带板的现场可编程逻辑门阵列FPGA，所述FPGA集成有串行...

【专利技术属性】
技术研发人员：赵磊，王海涛，柴敏瑞，
申请(专利权)人：大唐移动通信设备有限公司，
类型：发明
国别省市：