本发明专利技术涉及一种多变压器的有源箝位拓扑电路，其中包括至少一个变压器组，每个变压器组中包含两个变压器；所有变压器的原边串联后导出两条输入线，在其中一条输入线上串联有主开关Ｓ１；所有变压器副边的第一端直接并联导出第一输出线；不同变压器组中，第一个变压器副边的第二端直接并联导出第一并联线，第二个变压器副边的第二端直接并联导出第二并联线，第一并联线经开关Ｓ３、第二并联线经开关Ｓ４之后相互并联并导出第二输出线；还包括箝位电路。箝位电路包括开关Ｓ２和电容Ｃ１，其连接方式可采用原边箝位或副边箝位。本发明专利技术的电路设计容易，无需电感，占有空间小，所需器件少，布板容易，转换效率较高，利于散热。
【技术实现步骤摘要】
本专利技术涉及开关电源领域，更具体地说，涉及一种适用于低压大电流DC/DC变换器的多变压器的有源箝位拓扑电路。
技术介绍
随着现代超大规模集成电路尺寸不断减小和速度不断提高，在体积小型化和高功率密度方面对集成电路的电源也随之有了更高的要求。在计算机和通讯系统中将广泛地采用所谓的分布式电源系统(Distributed Power System，DPS)。在分布式电源系统中，能量通过高压(如48V)小电流总线传输分配至负载端，然后由一级或多级DC/DC变换器变换成低电压(如3.3V或更低)直接供应负载。目前，DC/DC变换器的转换效率要求尽可能地高，待机电流尽量小，同时，要求变换器有很小的尺寸和扁平的结构。低压大电流将是中小功率电源发展的趋势之一。在DC/DC变换器中有源箝位电路已经广泛应用，有源箝位电路由有源器件(功率MOS开关管，称为箝位开关)和箝位电容串联组成，并联在主开关或变换器的变压器原边绕组两端。利用箝位电容及MOS管输出电容和变压器绕组漏电感谐振，创造主开关零电压开通的条件，并且在主开关关断期间，由箝位电容的电压将主开关两端电压钳在一定数值水平上，基本保持不变，从而避免了开关上过大的电压应力。与本专利技术相比最近的同类现有技术是单变压器有源箝位电路，在具体的产品中有应用。美国专利No.US4441146公开了一种有源箝位电路，如图1所示该电路包括一个电容20，一个辅助开关21(与控制变压器能量流向的主开关相区别)和开关控制电路22。当主开关闭合，变压器处于ON期间，该控制电路使辅助开关处于开启状态；当主开关打开，变压器处于OFF期间，该控制电路使辅助开关处于闭合状态。辅助开关和电容串联之后，与变压器绕组组成并联连接。美国专利No.US5303138公开了一种源箝位电路加上同步整流自驱。该变换器包括DC电压输入、变压器、开关、输出负载、箝位电路、连接副边和输出的整流器。其中整流器包括同步整流器和二极管。如图2所示箝位电路包括两个同步整流器205和206，其中206在较低操作频率下不会对转换器效率产生负面影响。美国专利No.US6081432公开了一种使用同步整流的有源箝位变换器。如图3所示主开关102将DC输入电压101连接到变压器104的原边103上。开关102处于Off期间，重置开关105和重置电压电源106提供了原边103上的重置电压。重置电压电源106可以是存储重置电压的电容。该电路还包括过滤电路108，其中包括同步整流器109和110(一般为MOS晶体管)、用于从副边107接收电压并为输出端113和114提供DC输出的电感111和电容112。同步整流器109的控制门109g与副边107的第一端107a，而同步整流器110的控制门110g连接到副边107的第二端107b。控制电路116感应113和114间的输出电压，并在输出端116a提供用于控制开关102和105的控制信号。控制电路116连接到其中包含时延电路118和时延逻辑电路120的网络117中。如果考虑在变压器复位阶段也传递能量，即电压馈电正反激电路，如图4所示，输出电感L变小。低压输出会使变压器的变比较大，特别是高压输入场合(如200V至400V)。变比较大则需原边匝数较多，要占用较大的空间。大电流输出所需副边绕组和输出线会占用较大的PCB铜铂空间，同时会使印制板装电源BMP(BoardMounted Power)模块发热，效率降低。可是，现在BMP的体积越来越小，1/4砖、1/8砖越来越占主流，很快地1/16砖也会占很大的市场。因而对大电流输出，如何在有限体积内，保证效率和生产工艺(需要一定的铜线电流密度)是一个非常关键的问题。
技术实现思路
本专利技术要解决的技术问题在于，针对现有技术的上述低压输出会使变压器的变比较大、大电流输出效率降低等缺陷，提供一种用于低压大电流DC/DC模块的多变压器的有源箝位拓扑电路。本专利技术采用的技术方案是构造一种多变压器的有源箝位拓扑电路，其中包括其中包括至少一个变压器组，每个变压器组中包含两个变压器；所有变压器的原边串联后导出两条输入线，在其中一条输入线上串联有主开关S1；所有变压器副边的第一端直接并联导出第一输出线；不同变压器组中，第一个变压器副边的第二端直接并联导出第一并联线，第二个变压器副边的第二端直接并联导出第二并联线，所述第一并联线经开关S3、所述第二并联线经开关S4之后相互并联并导出第二输出线；还包括箝位电路。在本专利技术所述的有源箝位拓扑电路中，一个或多个所述变压器组可集成在一个集成磁元件中。所述变压器的磁芯气隙包括下述开法只在边缘开气隙；只在中柱开气隙；边缘和中柱都开气隙。在本专利技术所述的有源箝位拓扑电路中，所述箝位电路包括开关S2和电容C1。所述箝位电路可选择下列连接方式的一种与所述主开关S1并联；与所述变压器原边绕组两端并联；一端连接在所述第一并联线上，另一端连接在所述第二并联线上；一端连接在所述第一并联线上，另一端连接在所述第一输出线上。在本专利技术所述的有源箝位拓扑电路中，所述开关S1和S2为晶体开关管；所述开关S3和S4为同步整流管或肖特基二极管。当开关为同步整流管时，采用自驱；所述自驱是直接用变压器加上辅助绕组进行驱动。当开关为同步整流管时，可采用他驱；所述他驱是通过外加驱动电路进行驱动。实施本专利技术的多变压器的有源箝位拓扑电路，具有以下有益效果变压器设计方便容易，变压器可代替输出电感，无需电感；各变压器原边串联副边并联，变比大大减少，无需占很大的空间；所需器件少，布板容易，转换效率较高；热分布均匀，非常利于散热。附图说明下面将结合附图及实施例对本专利技术作进一步说明，附图中图1是现有一种有源箝位电路的拓扑图；图2是有源箝位电路加上同步整流自驱的电路拓扑图；图3是使用同步整流的有源箝位变换器的电路拓扑图；图4是电压馈电正反激电路的拓扑图；图5是本专利技术第一实施例的电路拓扑图；图6是本专利技术第二实施例的电路拓扑图；图7是本专利技术第三实施例的电路拓扑图；图8是本专利技术第四实施例的电路拓扑图；图9是本专利技术第五实施例的电路拓扑图；图10是本专利技术第六实施例的电路拓扑图；图11是自驱时主绕组作为辅助绕组的实例示意图；图12是自驱时辅助绕组需要单独缠绕的实例示意图；图13a是本专利技术中变压器的磁芯中只在中柱开气隙的示意图；图13b是本专利技术中变压器的磁芯中只在边缘开气隙的示意图；图13c是本专利技术中变压器的磁芯中在中柱和边缘都开气隙的示意图；图14是本专利技术有源箝位双变压器正反激电路的电路图；图15是图14中副边整流管、续流管驱动波形、正激反激两个变压器的励磁电流和输出电压的波形图；图16是本专利技术第一实施例的开关管中电流反向的电路拓扑图。具体实施例方式如图5所示，是本专利技术的第一实施例，在该拓扑电路中，包括一个变压器组，其中包含两个变压器T1和T2；变压器T1和T2的原边串联后导出两条输入线501和502，在输入线502上串联有主开关S1；变压器T1和T2副边的第一端直接并联导出第一输出线504；第一个变压器T1的副边的第二端导出第一并联线505，第二个变压器副边的第二端导出第二并联线506，所述第一并联线505经开关S3、第二并联线506经开关S4之后相互并联并导出第二输出线503。箝位电路包括开关S2和电容本文档来自技高网...
【技术保护点】
一种多变压器的有源箝位拓扑电路，其特征在于，其中包括至少一个变压器组，每个变压器组中包含两个变压器；所有变压器的原边串联后导出两条输入线，在其中一条输入线上串联有主开关Ｓ１；所有变压器副边的第一端直接并联导出第一输出 线；不同变压器组中，第一个变压器副边的第二端直接并联导出第一并联线，第二个变压器副边的第二端直接并联导出第二并联线，所述第一并联线经开关Ｓ３、所述第二并联线经开关Ｓ４之后相互并联并导出第二输出线；还包括箝位电路。
【技术特征摘要】
【专利技术属性】
技术研发人员：宋凌锋，高奇峰，雷兴华，
申请(专利权)人：艾默生网络能源有限公司，
类型：发明
国别省市：94[中国|深圳]
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。